# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2003-229543

(43) Date of publication of application: 15.08.2003

(51) Int. Cl.

H01L 27/105

G11C 11/14

G11C 11/15

H01L 43/08

(21) Application number: 2002-

(71) Applicant: MITSUBISHI ELECTRIC

026909

**CORP** 

INOMATA KOICHIRO

(22) Date of filing:

**04. 02. 2002** (72) Inventor : **OSANAGA TAKASHI** 

KUROIWA TAKEHARU

TAKADA YUTAKA

INOMATA KOICHIRO

# (54) MAGNETIC STORAGE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a magnetic storage that can cope with both a sufficient S/N ratio and a fine cell area.

SOLUTION: The magnetic storage stores data due to tunnel magnetic resistance effect, and has at least two tunnel magnetic resistance effect elements la and lb that are laminated so that actuation can be detected. The respective tunnel magnetoresistance effect elements la and 1b are laminated, for example, by sandwiching a word line 3.

## LEGAL STATUS

[Date of request for examination] 05.01.2005

Date of sending the examiner's

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

#### **CLAIMS**

# [Claim(s)]

[Claim 1] Magnetic storage which is the magnetic storage which memorizes data according to a tunnel magneto-resistive effect, and was equipped with at least two tunnel magneto-resistive effect components by which the laminating was carried out so that actuation detection might be possible.

[Claim 2] Magnetic storage according to claim 1 which is prolonged between said two tunnel magneto-resistive effect components by which the laminating was carried out, and is characterized by having further the 1st wiring electrically connected to the both sides of said two tunnel magneto-resistive effect components.

[Claim 3] Magnetic storage according to claim 2 characterized by having further the 2nd wiring prolonged in the direction which intersects said 1st wiring near said two tunnel magneto-resistive effect components by which the laminating was carried out.

[Claim 4] Magnetic storage according to claim 2 or 3 characterized by having further the 2nd bit wiring prolonged in the direction which is electrically connected to said tunnel magneto-resistive effect component arranged at the other side of the 1st bit wiring electrically connected to said tunnel magneto-resistive effect component arranged at the one side of said 1st wiring, and said 1st wiring, and intersects said 1st bit wiring.

[Claim 5] Each of said two tunnel magneto-resistive effect components by which the laminating was carried out is magnetic storage according to claim 3 characterized by having the tunnel insulating layer arranged between the fixing layer to which the magnetization direction was fixed, the recording layer from which the magnetization direction changes with external magnetic fields, and said fixing layer and said recording layer. [Claim 6] It is the magnetic storage according to claim 5 characterized by constituting said 1st wiring by the thickness which is extent in which said recording layer of said tunnel magneto-resistive effect component arranged on both sides of said 1st wiring at one side and said recording layer of said tunnel magneto-resistive effect component arranged at the other side carry out antiferromagnetism association. [Claim 7] Said recording layer of said tunnel magneto-resistive effect component arranged on both sides of said 1st wiring at one side and said recording layer of said tunnel magneto-resistive effect component arranged at the other side are magnetic storage according to claim 6 characterized by magnetizing the reverse sense mutually.

[Claim 8] Magnetic storage according to claim 5 with which said fixing layer is characterized by having the laminated structure of a ferromagnetic layer and an antiferromagnetism layer.

[Claim 9] Magnetic storage according to claim 5 with which said fixing layer is characterized by having the 1st a little more than magnetic layer which carried out antiferromagnetism association mutually on both sides of the non-magnetic layer, and the 2nd a little more than magnetic layer.

[Claim 10] Said 1st a little more than magnetic layer and said 2nd a little more than magnetic layer are magnetic storage according to claim 9 characterized by magnetizing the reverse sense mutually.

[Claim 11] Magnetic storage according to claim 4 characterized by having further the 1st diode arranged between said tunnel magneto-resistive effect component arranged at the one side of said 1st wiring, and said 1st bit wiring, and the 2nd diode arranged between said tunnel magneto-resistive effect component arranged at the other side of said 1st wiring, and said 2nd bit wiring.

[Claim 12] Magnetic storage according to claim 4 characterized by having further the transistor electrically connected to each of said 1st and 2nd bit wiring so that a current may not flow to each of said 1st and 2nd bit wiring in the case of the store of data and it may be controllable.

## DETAILED DESCRIPTION

[Detailed Description of the Invention] [0001]

[Field of the Invention] Specifically, this invention relates to the magnetic storage which memorizes data according to a tunnel magnetoresistive effect about magnetic storage.

[0002]

[Description of the Prior Art] By adding a field to the magnetic substance, the magnetic-reluctance (MR:magnetoresistive) effectiveness is the phenomenon in which electric resistance changes, and is used for a field sensor, the magnetic head, etc. Artificial grid film, such as Fe/Cr and Co/Cu, etc. is found out by the following reference 1 and reference 2 as a huge magnetic-reluctance (GMR:giant magnetoresistance) effectiveness ingredient in which a recent years very big magnetoresistive effect is shown.

[0003] Reference 1:D.H. Mosca et al. and "Oscillatory interlayer coupling and giantmagnetoresistance in Co/Cu multilayers", Journal of Magnetism and Magnetic Materials 94 (1991) pp. L1-L5 reference 2:S. S. P. Parkin et al. and "Oscillatory Magnetic Exchange Coupling through Thin Copper Layers", Physical Review Letters, and vol. -- 66, No. 16, 22April 1991, and pp. 2152-2155 -- again According to the structure which consists of the ferromagnetic layer / non-magnetic layer / a ferromagnetic layer / an antiferromagnetism layer which has a thick non-magnetic metal layer in extent whose switched connection operation between ferromagnetic layers is lost Switched connection of a ferromagnetic layer / the antiferromagnetism layer is carried out, the magnetic moment of the ferromagnetic layer is fixed, and the so-called spin bulb film which enabled it to reverse only the spin of the ferromagnetic layer of another side easily in an external magnetic field is known. FeMn, IrMn, PtMn, etc. are used as the antiferromagnetic substance. In this case, since the switched connection between two ferromagnetic layers can reverse spin in a weak small magnetic field and the magnetic resistance element of high sensitivity can be offered compared with the abovementioned switched connection film, it is used as the reproducing head for high density magnetic recording. The above-mentioned spin bulb film is used for film surface inboard by passing a current.

[0004] On the other hand, use of the perpendicular magneto-resistive effect which passes a current perpendicularly to a film surface knows that a still bigger magneto-resistive effect will be acquired from the

following reference 3.

[0005] Reference 3:W.P.Pratt et al., "Perpendicular Giant Magnetoresistances of Ag/Co Multilayers", and Physical Review Letters, vol. -- 66, No. 23, 10 June 1991, and pp. 3060-3063 -- further In three layer membranes which consist of a ferromagnetic layer / an insulating layer / a ferromagnetic layer, by making the spin of two ferromagnetic layers parallel or anti-parallel mutually by the external magnetic field The tunnel magneto-resistive effect (TMR:tunneling magneto-resistive) by the ferromagnetic tunnel junction using the magnitude of the tunnel current of a film surface perpendicular direction differing is also known from the following reference 4.

[0006] Reference 4:T. Miyazaki et al., "Giant magnetic tunneling effect in Fe/aluminum203-/Fe junction", and Journal of Magnetism and Magnetic Materials 139 (1995), Using GMR and a TMR component for a non-volatile magnetic storage semiconductor device (MRAM:magnetic random access memory) in recent years [pp. L231-L241] is studied by the following reference 5 and reference 6.

[0007] Reference 5:S. Tehrani et al. and "High density submicron magnetoresistive random access memory" (invited), Journal of Applied Physics, and vol. 85, No. 8 and 15 April 1999, pp. 5822-5827 reference 6:S. S. P. Parkin et al. and "Exchange-biased magnetic tunnel junctions and application to nonvolatile magnetic randomaccess memory" (invited), Journal of Applied Physics, and vol. 85, No. 8, 15 April 1999, and pp. 5828-5833 — the pseudo-spin bulb component and the ferromagnetic tunnel effect component whose non-magnetic metal layer was pinched in two ferromagnetic layers from which coercive force differs in this case are examined. When using for MRAM, "1" and "0" are recorded by arranging these components in the shape of a matrix, passing a current to wiring which prepared independently, impressing a field, and controlling two magnetic layers of each other which constitute each component to parallel and anti-parallel. Read-out is performed using GMR or the TMR effectiveness.

[0008] In MRAM, since those who used the TMR effectiveness to the GMR effectiveness are low powers, mainly using a TMR component is examined. MRAM using a TMR component does not have to carry out spin reversal at a room temperature at the time of that bigger output voltage is obtained since MR rate of change is as large as 20% or more and the resistance in a tunnel junction is strong, and read-out, with so small the current, has the descriptions, like read-out is possible, and is expected as nonvolatile memory of the low-power mold in which high-speed writing and read-out are possible.

[0009] However, with a TMR component, MR rate of change falls greatly with bias voltage, and if the bias voltage which is usually about 300-400mV is impressed, the TMR effectiveness will be reduced by half. Since MRAM is a current drive mold, the method which passes a fixed read-out current and obtains a signal level is taken. For this reason, for highspeed read-out, it is expected that it is necessary to make a sense current about [ at least 10micro ] into A. Moreover, it was not avoided that about 300-400mV bias is impressed from the magnitude of the bond resistance of a tunnel magneto-resistive effect component, but the fall of the TMR effectiveness by bias voltage was a big problem. [0010] Using the ferromagnetic duplex tunnel junction component which consists of a configuration of a ferromagnetic layer / insulating layer / ferromagnetic layer / insulating layer / ferromagnetic layer to the above-mentioned problem is proposed by the following reference 7. [0011] Reference 7:Y. Saito et al., "Correlation between Barrier Width, Barrier Height and and DC Bias Voltage Dependences on the Magnetoresistance Ratio inIr-Mn Exchange Biased Single and Double Tunnel Junctions", and Jpn. J. Appl. Phys. Vol. 39 (2000) pp. L1035-L1038[0012 -- ] [Problem(s) to be Solved by the Invention] However, even if it uses said multiplex tunnel junction, still, the conventional MRAM architecture is not enough as output voltage. Hereafter, that is explained. [0013] In the conventional MRAM architecture, the memory cell which consists of a transistor 106 for component selection and a ferromagnetic tunnel junction component 101 as shown in drawing 28 is arranged in the shape of a matrix by being located near [intersection] each [of two or more bit lines 102 and two or more word lines 103]. [0014] Either the sourceorthe drain of the transistor 106 for component selection are connected to a bit line 102, and another side is electrically connected to the ferromagnetic tunnel junction component 101, respectively. Moreover, the gate of the transistor 106 for component selection is electrically connected to the word line 103. The digit line 109 for data rewriting is arranged so that it may extend near this ferromagnetic tunnel junction component 101. [0015] At the time of writing, when a current is passed by the digit line 109 etc., a field is generated, and it is magnetized so that two magnetic layers which constitute the ferromagnetic tunnel junction component 101 by the field may serve as parallel and anti-parallel mutually, and "0" and "1" are recorded. [0016] Moreover, let the transistor 106 for component selection connected to the word line 103 be an ON state by choosing the predetermined word line 103 at the time of read-out. Furthermore, tunnel

current is passed by passing a current to the predetermined bit line 102 by the ferromagnetic tunnel junction component 101 connected to the transistor 106 for component selection of an ON state. A storage condition is judged based on resistance of the ferromagnetic tunnel junction component 101 at this time. that is, the ferromagnetic tunnel junction component 101 — the magnetization direction — parallel — if — resistance — small — anti-parallel — if — since it has the property in which resistance is strong, using this property, it is, or the output signal of a selection memory cell is smaller than the output signal of a reference cel or large, and the storage condition "0" of a selection memory cell and "1" are judged.

[0017] In the above-mentioned architecture, as mentioned above, a storage condition is judged on the basis of the output signal of a reference cel by whether the output signal of a selection memory cell is smaller than the output signal or large. That is, if resistance when the magnetization direction is parallel is set to Rp in the ferromagnetic tunnel junction component 101 and resistance at the time of antiparallel is set to Rap, since the differences of the resistance of a selection memory cell and a reference cel are about |Rap-Rp|/2, the judgment of a storage condition will be made using the one half of resistance change | Rap-Rp | accompanying the TMR effectiveness. [0018] Moreover, it is necessary to pass a current also to the transistor 106 for component selection of a selection memory cell at the time of read-out, and in the above-mentioned architecture, when the property of the transistor 106 for component selection is not fixed, the noise resulting from it will be given to output voltage. For this reason, in the above-mentioned architecture, the signal-to-noise ratio (S/N ratio) was as small as about 30dB.

[0019] The technique of improving this S/N ratio is proposed with the following reference 8.

[0020] Reference 8: The architecture proposed by the R. Scheuerlein et al., "A 10 second Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell", and 2000 IEEE International Solid-State Circuits Conference above-mentioned reference 8 has the configuration shown in drawing 29. With reference to drawing 29, two transistors 206a and 206b for component selection and two ferromagnetic tunnel junction components 201a and 201b are made into 1 bit by this architecture. And writing is performed so that another side may become anti-parallel, and as for one side of two ferromagnetic tunnel junction components 201a and 201b, the storage condition is always read by the actuation detecting method in parallel. That is, a

storage condition is judged according to the difference of the output signal of another side to one output signal of two ferromagnetic tunnel junction components 201a and 201b.

[0021] Thus, since data are read by the actuation detecting method, the judgment of a storage condition will be made using whole resistance change |Rap-Rp| accompanying the TMR effectiveness. Therefore, it can be greatly made twice [more than] in the case of the architecture which shows the magnitude of an output signal to drawing 28, and it becomes possible to improve a S/N ratio. However, since 1 bit is constituted from two elements, the cell size per bit becomes large, and in realizing mass MRAM, it becomes a problem.

[0022] Thus, in the architecture of MRAM by which the conventional proposal has been made, it was incompatible in a S/N ratio high above enough and a detailed cel area.

[0023] So, the purpose of this invention is realizing magnetic storage compatible in a S/N ratio high enough and a detailed cel area.
[0024]

[Means for Solving the Problem] The magnetic storage of this invention is magnetic storage which memorizes data according to a tunnel magneto-resistive effect, and is equipped with at least two tunnel magneto-resistive effect components by which the laminating was carried out so that actuation detection might be possible.

[0025] Since actuation detection only with two tunnel magneto-resistive effect components by which the laminating was carried out is possible according to the magnetic storage of this invention, a transistor becomes unnecessary at a memory cell and detailed cel area can be realized. Moreover, since stored data can be read by actuation detection, sufficient S/N ratio can be obtained. Therefore, the magnetic storage which fills the both sides of sufficient S/N ratio and a detailed cel area is realizable.

[0026] In the above-mentioned magnetic storage, preferably, it extends between 2 tunnel magneto-resistive effect components by which the laminating was carried out, and has further the 1st wiring electrically connected to the both sides of two tunnel magneto-resistive effect components.

[0027] Thus, since the 1st wiring is arranged so that it may extend between two tunnel magneto-resistive effect components by which the laminating was carried out, each magnetic layer of two tunnel magneto-resistive effect components is mutually magnetizable to the reverse sense by the field produced by passing a current to the 1st wiring. Thereby, one side of two tunnel magneto-resistive effect components can

be written in by magnetizing another side to anti-parallel in parallel. Therefore, it becomes possible to read the data based on the actuation detecting method using two tunnel magneto-resistive effect components. [0028] In the above-mentioned magnetic storage, it has further preferably the 2nd wiring prolonged in the direction which intersects the 1st wiring near the two tunnel magneto-resistive effect components by which the laminating was carried out.

[0029] This 2nd wiring can be made to magnetize a tunnel magneto-resistive effect component easily by the synthetic field of the field produced by passing a current, and the field produced with the 1st above-mentioned wiring.

[0030] It has further the 2nd bit wiring preferably prolonged in the above-mentioned magnetic storage in the direction which is electrically connected to the tunnel magneto-resistive effect component arranged at the other side of the 1st bit wiring electrically connected to the tunnel magneto-resistive effect component arranged at the one side of the 1st wiring, and the 1st wiring, and intersects the 1st bit wiring. [0031] Thus, a tunnel magneto-resistive effect component can be made to magnetize easily by the synthetic field of the field produced with the 1st bit line, and the field produced with the 2nd bit line by extending the 1st and 2nd bit lines in the direction which crosses mutually. Moreover, by connecting a bit line to each tunnel magneto-resistive effect component, it becomes possible to choose a memory cell at the time of writing, and data can be read through a bit line at the time of read-out.

[0032] In the above-mentioned magnetic storage, each of two tunnel magneto-resistive effect components by which the laminating was carried out has preferably the tunnel insulating layer arranged between the fixing layer to which the magnetization direction was fixed, the recording layer from which the magnetization direction changes with external magnetic fields, and a fixing layer and a recording layer.

[0033] Thus, since the resistance of a tunnel magneto-resistive effect component is changed by changing the magnetization direction of the recording layer to the magnetization direction of a fixing layer, and making the mutual magnetization direction parallel and anti-parallel, based on this resistance value change, writing and read-out of storage can be performed.

[0034] The 1st wiring consists of thickness which is extent in which the recording layer of the tunnel magneto-resistive effect component preferably arranged on both sides of the 1st wiring at one side in the above-mentioned magnetic storage and the recording layer of the tunnel

magneto-resistive effect component arranged at the other side carry out antiferromagnetism association.

[0035] Thereby, if only one of recording layers is magnetized, the recording layer of another side will also be magnetized by one magnetization direction and reverse sense of a recording layer by antiferromagnetism association.

[0036] In the above-mentioned magnetic storage, the recording layer of the tunnel magneto-resistive effect component arranged on both sides of the 1st wiring at one side and the recording layer of the tunnel magneto-resistive effect component arranged at the other side are preferably magnetized by the reverse sense mutually.

[0037] Thereby, if only one of recording layers is magnetized, the recording layer of another side will also be magnetized by one magnetization direction and reverse sense of a recording layer by antiferromagnetism association.

[0038] In the above-mentioned magnetic storage, a fixing layer has the laminated structure of a ferromagnetic layer and an antiferromagnetism layer preferably.

[0039] Thereby, the magnetization direction of a fixing layer is fixable. In the above-mentioned magnetic storage, it has preferably the 1st a little more than magnetic layer and the 2nd a little more than magnetic layer which carried out antiferromagnetism association mutually on both sides of the non-magnetic layer.

[0040] Thereby, the magnetic direction of a fixing layer is fixable. In the above-mentioned magnetic storage, the 1st a little more than magnetic layer and the 2nd a little more than magnetic layer of each other are preferably magnetized by the reverse sense.

[0041] Thereby, the magnetization direction of a fixing layer is fixable. In the above-mentioned magnetic storage, it has further preferably the 1st diode arranged between the tunnel magneto-resistive effect components and the 1st bit wiring which have been arranged at the one side of the 1st wiring, and the 2nd diode arranged between the tunnel magneto-resistive effect components and the 2nd bit wiring which have been arranged at the other side of the 1st wiring.

[0042] Since it is controllable a flow and un-flowing, based on this, store and read-out of data can be performed. [ of the diode connected to this tunnel magneto-resistive effect component by changing the resistance of a tunnel magneto-resistive effect component ] [0043] In the above-mentioned magnetic storage, preferably, it has further the transistor electrically connected to each of the 1st and 2nd bit wiring so that a current may not flow to each of the 1st and 2nd bit

wiring in the case of the store of data and it may be controllable. [0044] Thereby, it can prevent with a transistor that a current flows to each bit line at the time of the store of data. [0045]

[Embodiment of the Invention] Hereafter, the gestalt of operation of this invention is explained based on drawing.

[0046] (Gestalt 1 of operation) <u>Drawing 1</u> is the circuit diagram of the magnetic storage in the gestalt 1 of operation of this invention. With reference to <u>drawing 1</u>, the memory cell MC of MRAM has two tunnel magneto-resistive effect components 1a and 1b each other connected to the serial with the gestalt of this operation. Between these two tunnel magneto-resistive effect components 1a and 1b, the word line 3 is connected electrically. Moreover, bit line 2a and 2b are electrically connected to each edge of two tunnel magneto-resistive effect components 1a and 1b connected to the serial, respectively. Such a memory cell MC is arranged in the shape of a matrix in being located near [ each ] the intersection of two or more word lines 3 and two or more bit line 2a. [0047] The word line 3 is electrically connected to either the source/drain of a transistor 5. Bit line 2a is electrically connected to amplifier 4 through transistor 8a, and bit line 2b is electrically connected to amplifier 4 through transistor 8b.

[0048] Drawing 2 is the perspective view showing roughly the configuration of the magnetic storage shown in <u>drawing 1</u>. With reference to  $\frac{drawing 2}{drawing 2}$  , bit line 2a and 2b are prolonged in the direction which intersects perpendicularly mutually, and the word line 3 is prolonged in the same direction as bit line 2b between bit line 2a and 2b. The laminating of each of two tunnel magneto-resistive effect components la and lb which constitute a memory cell MC is carried out mutually, tunnel magneto-resistive effect component la is arranged between bit line 2a and a word line 3, and tunnel magneto-resistive effect component 1b is arranged between a word line 3 and bit line 2b. [0049] Drawing 3 is the outline sectional view showing the configuration of one memory cell among the magnetic storage shown in drawing 2. With reference to drawing 3, tunnel magneto-resistive effect component la has the configuration by which the laminating of fixing layer 11a to which the magnetization direction was fixed, tunnel insulating-layer 12a, and the recording layer 13a from which the magnetization direction changes with external magnetic fields was carried out to order from the bottom.

[0050] Tunnel magneto-resistive effect component 1b has the configuration the laminating of recording layer 13b from which the

magnetization direction changes, tunnel insulating-layer 12b, and the fixing layer 11b to which the magnetization direction was fixed was carried out to order by whose external magnetic field from the bottom. [0051] Each of the fixing layers 11a and 11b is having the magnetization direction fixed by considering as the laminated structure of for example, an antiferromagnetism layer and a ferromagnetic layer. That is, the magnetization direction of a ferromagnetic layer is kept constant because an antiferromagnetism layer fixes the sense of the spin of a ferromagnetic layer. This antiferromagnetism layer is formed between a ferromagnetic layer, bit line 2a, or 2b. This ferromagnetic layer consists for example, of a CoFe layer, and the antiferromagnetism layer consists for example, of an IrMn layer.

[0052] Each of recording layers 13a and 13b consists of a ferromagnetic layer, for example, consists of a laminated structure of a CoFe layer and a NiFe layer. Each of the tunnel insulating layers 12a and 12b consists for example, of an AlOx layer.

[0053] In addition, the word line 3 is thickly formed in extent which is formed from the non-magnetic layer and does not combine two ferromagnetic layers (recording layer) 13a and 13b of each other in antiferromagnetism. Moreover, each of bit line 2a and 2b consists for example, of a Cu layer.

[0054] Next, write-in actuation of the magnetic storage of the gestalt of this operation is explained. Drawing 4 is an outline perspective view for explaining write-in actuation of the data of one memory cell of the magnetic storage in the gestalt 1 of operation of this invention. With reference to drawing  $\frac{4}{3}$ , a current is passed in the direction shown in a word line 3 by the arrow head 52 at the time of the writing of data. Thereby, according to the principle of a right screw, a field arises in the arrow-head B1 direction which surround a word line 3. By this field, recording layer 13a located under a word line 3 is magnetized in the direction shown by arrow-head 53a, and recording layer 13b located on a word line 3 is magnetized in the direction shown by arrow-head 53b. [0055] On the other hand, each of the fixing layers 11a and 11b is beforehand magnetized in the direction of arrow-head 57a, and the direction of arrow-head 57b. For this reason, in tunnel magnetoresistive effect component 1b, each magnetization direction of fixing layer 11b and recording layer 13b serves as anti-parallel to becoming parallel | each magnetization direction of fixing layer 11a and recording layer 13a ] in tunnel magneto-resistive effect component la. As this condition shows by  $\frac{drawing 3}{drawing 3}$  , it considers as the storage condition of "0."

[0056] Moreover, when a current is passed in an arrow head 52 to a word line 3 at a reverse side, the sense of the field generated so that a word line 3 may be surrounded serves as an arrow head B1 with the direction of inverse rotation. Therefore, in this case, recording layer 13a is magnetized to hard flow with arrow-head 53A, and also magnetizes recording layer 13b to hard flow with arrow-head 53b. In this case, the magnetization direction of fixing layer 11of tunnel magneto-resistive effect component 1a a and recording layer 13a serves as anti-parallel mutually, and the magnetization direction of fixing layer 11of tunnel magneto-resistive effect component 1b b and recording layer 13b becomes parallel mutually. As this condition shows by drawing 3, it considers as the storage condition of "1."

[0057] Here, the tunnel magneto-resistive effect component has the property that resistance becomes small when each magnetization direction of a recording layer and a fixing layer is parallel, and resistance becomes large when each magnetization direction of a fixing layer and a recording layer is anti-parallel. Therefore, in the state of storage of "0", the resistance of tunnel magneto-resistive effect component 1b becomes larger than the resistance of tunnel magneto-resistive effect component la, and the resistance of tunnel magneto-resistive effect component 1b becomes smaller than the resistance of tunnel magnetoresistive effect component la in the state of storage of "1." [0058] Next, read-out actuation of the magnetic storage of the gestalt of this operation is explained. With reference to drawing 3, at the time of read-out, the predetermined transistor 5 is turned on and the word line 3 connected to the transistor 5 of the ON state is chosen. Tunnel current is passed by each of the tunnel magneto-resistive effect components la and lb connected to the selected word line 3 by this from a word line 3. Each tunnel current or each load electrical potential difference in that case is inputted into amplifier 4 via bit line 2a, and Transistors 8a and 8b. And a storage condition is judged by whether the tunnel current or the load electrical potential difference of another side is high or low by the actuation method to one tunnel current or load electrical potential difference of two tunnel magnetoresistive effect components la and lb.

[0059] In judging a storage condition with a signal level concretely, among the tunnel magneto-resistive effect components 1a and 1b, the magnetization direction sets resistance of an parallel side to Rp, and if resistance of the side used as anti-parallel is set to Rap and tunnel current is set to Id, a signal level will be set to deltaV (= (Rap-Rp) Id) and -deltaV corresponding to "1" of a storage condition, and "0."

[0060] With the gestalt of this operation, since the storage condition is read by the actuation method, the judgment of a storage condition will be made using whole resistance change  $|\mbox{Rap-Rp}|$  accompanying the TMR effectiveness. Therefore, as compared with the case of the architecture shown in  $\underline{\mbox{drawing }28}$ , a signal level becomes large more than twice. Furthermore, since the transistor for component selection is not contained in the memory cell MC, it is not influenced of a noise with the transistor. For this reason, as compared with the case of the architecture shown in  $\underline{\mbox{drawing }28}$ , a S/N ratio becomes large 10 or more times.

[0061] Moreover, a transistor for component selection like architecture shown in drawing 29 by the memory cell MC of the gestalt of this operation is unnecessary, and a reference cel like architecture shown in drawing 28 is also unnecessary, and since the laminating of the two more tunnel magneto-resistive effect components 1a and 1b can be carried out and they can be formed, cel area can be made detailed rather than drawing 28 and the architecture shown in 29.

[0062] As mentioned above, with the gestalt of this operation, it is compatible in the both sides of a S/N ratio high enough and a detailed cel area.

[0063] In addition, in the above, although the method which magnetizes a recording layer only in the magnetic field produced with a word line 3 was explained, recording layers 13a and 13b may be magnetized by the synthetic magnetic field of the magnetic field produced with a word line 3, and the magnetic field produced in bit line 2a. Hereafter, the method is explained.

[0064] Drawing 5 is an outline perspective view for explaining signs that use a word line and a bit line for one memory cell MC, and data are written in. A current is passed with reference to drawing 5 by the word line 3 and bit line 2a which are prolonged in the direction which intersects perpendicularly mutually first. A current is passed for example, in the arrow-head 52 direction by the word line 3, and a magnetic field is generated in it in the arrow-head B1 direction which surround a word line 3 by that cause. The field of the direction of arrow-head 53a is impressed to recording layer 13a under a word line 3 by this magnetic field, and the field of the direction of arrow-head 53b is impressed to recording layer 13b on a word line 3. On the other hand, a current is passed by bit line 2a for example, in the arrow-head 51 direction, and a magnetic field is generated in the direction of arrow-head B-2 which surround bit line 2a by that cause. The field of this direction shown in each of arrow heads 54a and 54b is impressed to each

of the recording layers 13a and 13b on bit line 2a by this magnetic field.

[0065] With reference to <u>drawing 6</u>, there is a direction (condition that energy is low) which is easy to magnetize with the crystal structure, a configuration, etc. in a ferromagnetic layer like recording layers 13a and 13b. This direction is called an easy axis (easy axis). In the condition that storage is held, a ferromagnetic layer is magnetized in this direction. On the other hand, the direction which is hard to magnetize is called a hard axis (hard axis).

[0066] astro-[ the magnitude of a magnetic field required in order to reverse the sense of magnetization is indicated to be by curvilinear 56a ] — the id — it becomes a curve. Here, the synthetic magnetic field of the sense shown by the sense shown by arrow-head 53a, the magnetic field of magnitude, and arrow-head 54a and the magnetic field of magnitude will be impressed to recording layer 13a in the sense and magnitude which are shown by arrow-head 55a. Since the magnitude of this synthetic magnetic field is over the threshold expressed with curvilinear 56a, recording layer 13a will be magnetized in the direction shown by +in drawing H of the direction of an easy axis.

[0067] On the other hand with reference to <u>drawing 7</u>, the synthetic magnetic field of the sense shown by the sense shown by arrow-head 53b, the magnetic field of magnitude, and arrow-head 54b and the magnetic field of magnitude will be impressed to recording layer 13b in the sense and magnitude which are shown by arrow-head 55b. Since the magnitude of this synthetic magnetic field is also over the threshold expressed with curvilinear 56b, recording layer 13b will be magnetized in the direction shown by-in drawing H of the direction of an easy axis.

[0068] Thus, in the method written in by the word line 3 and bit line 2a, since recording layer 13a under a word line 3 and recording layer 13b which is upwards are mutually magnetizable to the reverse sense like the method written in by word line 3 independent one, actuation detection can be performed similarly.

[0069] Moreover, by the method written in by the word line 3 and bit line 2a, it becomes possible to make the memory cell MC which can magnetize each of recording layers 13a and 13b with a current value smaller than the method written in by word line 3 independent one, and is in the predetermined address by energization with a word line 3 and bit line 2a choose and memorize.

[0070] (Gestalt 2 of operation) <u>Drawing 8</u> is the sectional view showing roughly the configuration of one memory cell MC of the magnetic storage in the gestalt 2 of operation of this invention. With reference to

drawing 8, the configurations of the gestalt of this operation differ in the point which the point that fixing layer 11a consists of multilayer structure of ferromagnetic layer 11c, and 11d of non-magnetic layers and ferromagnetic layer 11e, and recording layers 13a and 13b have magnetized in the same direction as compared with the configuration of the gestalt 1 of operation shown in drawing 3.

[0071] Fixing layer 11a has the laminated structure by which the laminating of ferromagnetic layer 11c, and 11d of non-magnetic layers and ferromagnetic layer 11e was carried out to order from the bottom. By joining together in antiferromagnetism mutually, the ferromagnetic layers 11c and 11e of these are being fixed, where the reverse sense is magnetized mutually.

[0072] In addition, since it is almost the same as the configuration of the gestalt 1 of operation mentioned above about the configuration of those other than this, the sign same about the same member is attached and the explanation is omitted.

[0073] At the time of the writing of the gestalt of this operation, the transistor 5 connected to the word line 3 is made into the OFF state, and a current is passed by each of two bit line 2a which intersects perpendicularly mutually, and 2b. Based on the principle which this explained by drawing 6 and drawing 7 by the synthetic magnetic field of the magnetic field produced in bit line 2a, and the magnetic field produced in bit line 2b, and the same principle, each of recording layers 13a and 13b is mutually magnetized in the same direction. By this magnetization, the magnetization direction of one fixing layer of the tunnel magneto-resistive effect components 1a and 1b and a recording layer becomes parallel mutually, and the magnetization direction of the fixing layer of another side and a recording layer serves as antiparallel mutually. Therefore, read-out of an actuation method becomes possible like the gestalt 1 of operation.

[0074] (Gestalt 3 of operation) <u>Drawing 9</u> is the sectional view showing roughly the configuration of one memory cell of the magnetic storage in the gestalt 3 of operation of this invention. With reference to <u>drawing 9</u>, the configuration of the gestalt of this operation constitutes the wiring layer 22 prolonged among recording layers 13a and 13b from a layer with an another word line 3 as compared with the configuration of the gestalt 2 of operation shown in <u>drawing 8</u>, and differ in the point of having connected electrically this wiring layer 22 and word line 3 by the conductive layer 21.

[0075] In addition, since it is almost the same as the configuration of the gestalt 2 of operation mentioned above about the configuration of those other than this, the sign same about the same member is attached and the explanation is omitted.

[0076] With the gestalt of this operation, since the wiring layer 22 is constituted from a layer with an another word line 3, thickness of the wiring layer 22 prolonged among recording layers 13a and 13b can be made thin.

[0077] At the time of the writing of the gestalt of this operation, the transistor 5 connected to the word line 3 is made into the OFF state, and a current is passed by each of two bit line 2a which intersects perpendicularly mutually, and 2b. Based on the principle which this explained by drawing 6 and drawing 7 by the synthetic magnetic field of the magnetic field produced in bit line 2a, and the magnetic field produced in bit line 2b, and the same principle, each of recording layers 13a and 13b is mutually magnetized in the same direction. By this magnetization, the magnetization direction of one fixing layer of the tunnel magneto-resistive effect components 1a and 1b and a recording layer becomes parallel mutually, and the magnetization direction of the fixing layer of another side and a recording layer serves as antiparallel mutually. Therefore, read-out of an actuation method becomes possible like the gestalt 1 of operation.

[0078] (Gestalt 4 of operation) <u>Drawing 10</u> is the sectional view showing roughly the configuration of one memory cell of the magnetic storage in the gestalt 4 of operation of this invention. The configuration of the gestalt of this operation is compared with the configuration of the gestalt 3 of operation shown in <u>drawing 9</u> with reference to <u>drawing 10</u>. The point which recording layers 13a and 13b have combined in antiferromagnetism mutually, and the point of having the configuration which either of the recording layers 13a and 13b tends to magnetize rather than another side differ from fixing layer 11a in the point that the magnetization direction is being fixed by the laminated structure of an antiferromagnetism layer and a ferromagnetic layer.

[0079] In addition, about the configuration of those other than this, since it is almost the same as the configuration of the gestalt 3 of operation mentioned above, the sign same about the same member is attached and the explanation is omitted.

[0080] With the gestalt of this operation, the thickness of a wiring layer 22 is thinly set as extent which can combine the recording layers 13a and 13b of each other in antiferromagnetism. Since there is a possibility that wiring resistance of a wiring layer 22 may become high, by this, a wiring layer 22 and a word line 3 are formed in another layer that it should be prevented, and reduction of wiring resistance is

achieved by thickening thickness of a word line 3.

[0081] Moreover, either of the recording layers 13a and 13b is considered as the configuration (for example, thickness differs or the quality of the materials differ) which is easy to magnetize rather than another side. By this, when it energizes to bit line 2a and 2b at the time of writing, another side which is easy to magnetize among recording layers 13a and 13b, while magnetizes in the predetermined direction previously and is hard to magnetize will be magnetized to a reverse side with one side.

[0082] At the time of the store of the gestalt of this operation, the transistor 5 connected to the word line 3 is made into the OFF state, and a current is passed by each of two bit line 2a which intersects perpendicularly mutually, and 2b. Based on the principle which this explained by drawing 6 and drawing 7 by the synthetic magnetic field of the magnetic field produced in bit line 2a, and the magnetic field produced in bit line 2b, and the same principle, another side which is easy to magnetize among recording layers 13a and 13b, while magnetizes in the predetermined direction previously and is hard to magnetize will magnetize one side to a reverse side. By this magnetization, the magnetization direction of one fixing layer of the tunnel magnetoresistive effect components la and lb and a recording layer becomes parallel mutually, and the magnetization direction of the fixing layer of another side and a recording layer serves as anti-parallel mutually. Therefore, read-out of an actuation method becomes possible like the gestalt 1 of operation.

[0083] (Gestalt 5 of operation) <u>Drawing 11</u> is the circuit diagram of the magnetic storage in the gestalt 5 of operation of this invention. With reference to  $\underline{\text{drawing }11}$ , the configurations of the gestalt of this operation differ in the point further equipped with the digit line 9 used as wiring for a data store which extends near the two tunnel magneto-resistive effect components 1a and 1b which constitute a memory cell MC, and the transistor 10 electrically connected to the digit line 9 as compared with the configuration of the gestalt 1 of operation shown in  $\underline{\text{drawing }1}$ .

[0084] <u>Drawing 12</u> is the perspective view showing roughly the configuration of the magnetic storage shown in <u>drawing 11</u>, and <u>drawing 13</u> is the sectional view showing roughly the configuration of one memory cell of the magnetic storage shown in <u>drawing 12</u>. With reference to <u>drawing 12</u> and <u>drawing 13</u>, the above-mentioned digit line 9 has extended in the same direction as bit line 2a on both sides of an insulating layer in the upper layer of two tunnel magneto-resistive

effect components la and lb by which the laminating was carried out. [0085] In addition, about the configuration of those other than this, since it is almost the same as the configuration of the gestalt 1 of operation mentioned above, the sign same about the same member is attached and the explanation is omitted.

[0086] Drawing 14 is an outline perspective view for explaining write-in actuation of the data of one memory cell of the magnetic storage in the gestalt 5 of operation of this invention. A current is passed with reference to drawing 14 by the word line 3 and the digit line 9 which are prolonged in the direction which intersects perpendicularly mutually. A current is passed for example, in the arrow-head 52 direction by the word line 3, and a magnetic field is generated in it in the arrow-head B1 direction which surround a word line 3 by that cause. The field of the direction of arrow-head 53a is impressed to recording layer 13a under a word line 3 by this magnetic field, and the field of the direction of arrow-head 53b is impressed to recording layer 13b on a word line 3. On the other hand, a current is passed by the digit line 9 for example, in the arrow-head 55 direction, and a magnetic field is generated on it in the arrow-head B3 direction which surround the digit line 9 by that cause. The field of this direction shown in each of arrow heads 58a and 58b is impressed to each of the recording layers 13a and 13b under the digit line 9 by this magnetic field.

[0087] Here, a synthetic magnetic field with the magnetic field of the sense shown by the magnetic field of the sense shown by arrow-head 53a and arrow-head 58a will be impressed to recording layer 13a. Moreover, a synthetic magnetic field with the magnetic field of the sense shown by the magnetic field of the sense shown by arrow-head 53b and arrow-head 54b will be impressed to recording layer 13b. Based on the principle explained by drawing 6 and drawing 7 by these synthetic magnetic fields, and the same principle, the magnetization direction of one fixing layer of the tunnel magneto-resistive effect components 1a and 1b and a recording layer becomes parallel mutually, and the magnetization direction of the fixing layer of another side and a recording layer serves as anti-parallel mutually. Therefore, read-out of an actuation method becomes possible like the gestalt 1 of operation.

[0088] In addition, each configuration shown in  $\frac{drawing\ 8}{drawing\ 10}$  may also be considered as the configuration which adds the transistor 10 connected to the digit line 9 and it, and is shown in  $\frac{drawing\ 15}{drawing\ 17}$ . With each configuration shown in  $\frac{drawing\ 15}{drawing\ 15} - \frac{drawing\ 17}{drawing\ 15}$ , a current is passed by bit line 2a and the digit line 9 at the time of writing, and a recording layer is magnetized in the predetermined

direction. Since it is almost the same as actuation of <u>drawing 8</u> - <u>drawing 10</u> about the writing of those other than this, and read-out actuation, the explanation is omitted.

[0089] (Gestalt 6 of operation) <u>Drawing 18</u> is the circuit diagram of the magnetic storage in the gestalt 6 of operation of this invention. With reference to  $\underline{\text{drawing 18}}$ , the configurations of the gestalt of this operation differ in the point that each of Diodes 31a and 31b was respectively prepared between tunnel magneto-resistive effect component 1a and bit line 2a and between tunnel magneto-resistive effect component 1b and bit line 2b, as compared with the configuration of the gestalt 1 of operation shown in  $\underline{\text{drawing 1}}$ .

[0090] <u>Drawing 19</u> is the sectional view showing roughly the configuration of one memory cell of the magnetic storage shown in <u>drawing 18</u>. With reference to <u>drawing 19</u>, diode 31a has n mold field 32a formed on bit line 2a, and the n mold field 32a and p mold field 33a which makes pn junction. Moreover, diode 31b has p mold field 33b formed on fixing layer 11b, and the p mold field 33b and n mold field 32b which makes pn junction.

[0091] In addition, since it is almost the same as the configuration of the gestalt 1 of operation mentioned above about the configuration of those other than this, the sign same about the same member is attached and the explanation is omitted.

[0092] The magnetic storage of the gestalt of this operation differs from the gestalt 1 of operation in read-out actuation. Tunnel current is passed by two tunnel magneto-resistive effect components la and 1b connected to the word line 3 by passing a read-out current with reference to drawing 18 to the word line 3 chosen at the time of readout. Here, since another side is magnetized for one side by antiparallel in parallel, as for two tunnel magneto-resistive effect components la and lb, resistance with one side and another side differs. For this reason, since the electrical potential difference more than forward voltage (forward bias) is impressed, the diode connected to the tunnel magneto-resistive effect component of a side with low resistance will be in switch-on. However, since only an electrical potential difference smaller than forward voltage is impressed, the diode connected to the tunnel magneto-resistive effect component of a side with high resistance will be in non-switch-on. That storage condition is judged by the differential method by reading the condition of this a flow and not flowing.

[0093] In addition, you may consider as the configuration which Diodes 31a and 31b are added also in the configuration shown in drawing 8 -

 $\underline{\text{drawing }10}$ , and is shown in  $\underline{\text{drawing }20}$  -  $\underline{\text{drawing }22}$ . Also in this case, that storage condition is judged by the differential method by reading the condition of a flow and not flowing like the above.

[0094] (Gestalt 7 of operation) <u>Drawing 23</u> is the circuit diagram showing the magnetic storage in the gestalt 7 of operation of this invention, and <u>drawing 24</u> is the sectional view showing roughly the configuration of one memory cell of the magnetic storage shown in <u>drawing 23</u>. With reference to <u>drawing 23</u> and <u>drawing 24</u>, the configurations of the gestalt of this operation differ in the point of having added the transistor 10 electrically connected to the digit line 9 which extends near the two tunnel magneto-resistive effect components la and 1b which constitute a memory cell MC, and its digit line 9, as compared with the configuration of the gestalt 6 of operation shown in <u>drawing 18</u> and <u>drawing 19</u>. The configuration of this digit line 9 and transistor 10 is almost the same as the configuration explained with the gestalt 5 of operation.

[0095] In addition, since it is almost the same as the configuration of the gestalt 6 of operation constituted therefore mentioned above other than this, the sign same about the same member is attached and the explanation is omitted.

[0096] Moreover, you may consider as the configuration shown in  $\underline{\text{drawing}}$   $\underline{25}$  -  $\underline{\text{drawing}}$   $\underline{27}$  by adding the digit line 9 and a transistor 10 to the configuration of  $\underline{\text{drawing}}$   $\underline{20}$  -  $\underline{\text{drawing}}$   $\underline{22}$ .

[0097] Also in the configuration shown in these  $\underline{\text{drawing } 24}$  -  $\underline{\text{drawing } 27}$ , the storage condition is judged by the differential method like the gestalt 6 of operation by reading the condition of a flow and not flowing, at the time of read-out.

[0098] In the gestalten 1-7 of operation mentioned above, in order to enlarge read-out sensibility, it is desirable to use the large ingredient of a tunnel magneto-resistive effect, therefore each magnetic film can use half metal, such as the magnetic substance, such as Co, Fe, a Co-Fe alloy, a Co-nickel alloy, a Co-Fe-nickel alloy, and a Fe-nickel alloy, and NiMnSb, and Co2MnGe, etc. Since an energy gap exists in one spin band, if half metal uses this, a bigger magneto-resistive effect can be acquired and the big signal output as a result will be obtained. [0099] As the antiferromagnetic substance, FeMn, IrMn, PtMn, etc. can use what is obtained by the usual spin bulb GMR. As an insulator layer, aluminum 203, Ta205, Si02, MgO, etc. can be used. The desirable range of such thickness is 0.5-3nm.

[0100] such a thin film for magnetic cells — a molecular beam epitaxy (MBE:Molecular Beam Epitaxy) — law, various spatters, and chemical

vapor deposition (CVD:Chemical Vapor Deposition) — it is producible using the usual thin film deposition systems, such as law and vacuum deposition.

[0101] Moreover, although the semiconductor device of MRAM was explained in the above, it is not limited to a semiconductor device and this invention can be widely applied to magnetic storage.

[0102] Moreover, in above MRAM, although the memory cell MC which consists of two tunnel magneto-resistive effect components la and lb was explained, two or more tunnel magneto-resistive effect components may be contained in the memory cell MC, and the laminating of those memory cells MC of each other may be carried out.

[0103] It should be thought that the gestalt of the operation indicated this time is [ no ] instantiation at points, and restrictive. The range of this invention is shown by the above-mentioned not explanation but claim, and it is meant that all modification in a claim, equal semantics, and within the limits is included.

[0104]

[Effect of the Invention] Since actuation detection only with two tunnel magneto-resistive effect components by which the laminating was carried out is possible according to the magnetic storage of this invention as explained above, a transistor becomes unnecessary at a memory cell and detailed cel area can be realized. Moreover, since stored data can be read by actuation detection, sufficient S/N ratio can be obtained. Therefore, the magnetic storage which fills the both sides of sufficient S/N ratio and a detailed cel area is realizable.

[0105] In the above-mentioned magnetic storage, preferably, it extends between 2 tunnel magneto-resistive effect components by which the laminating was carried out, and has further the 1st wiring electrically connected to the both sides of two tunnel magneto-resistive effect components. Thus, since the 1st wiring is arranged so that it may extend between two tunnel magneto-resistive effect components by which the laminating was carried out, each magnetic layer of two tunnel magnetoresistive effect components is mutually magnetizable to the reverse sense by the field produced by passing a current to the 1st wiring. Thereby, one side of two tunnel magneto-resistive effect components can be written in by magnetizing another side to anti-parallel in parallel. Therefore, it becomes possible to read the data based on the actuation detecting method using two tunnel magneto-resistive effect components. [0106] In the above-mentioned magnetic storage, it has further preferably the 2nd wiring prolonged in the direction which intersects the 1st wiring near the two tunnel magneto-resistive effect components

by which the laminating was carried out. This 2nd wiring can be made to magnetize a tunnel magneto-resistive effect component easily by the synthetic field of the field produced by passing a current, and the field produced with the 1st above-mentioned wiring.

[0107] It has further the 2nd bit wiring preferably prolonged in the above-mentioned magnetic storage in the direction which is electrically connected to the tunnel magneto-resistive effect component arranged at the other side of the 1st bit wiring electrically connected to the tunnel magneto-resistive effect component arranged at the one side of the 1st wiring, and the 1st wiring, and intersects the 1st bit wiring. Thus, a tunnel magneto-resistive effect component can be made to magnetize easily by the synthetic field of the field produced with the 1st bit line, and the field produced with the 2nd bit line by extending the 1st and 2nd bit lines in the direction which crosses mutually. Moreover, by connecting a bit line to each tunnel magneto-resistive effect component, it becomes possible to choose a memory cell at the time of writing, and data can be read through a bit line at the time of read-out.

[0108] In the above-mentioned magnetic storage, each of two tunnel magneto-resistive effect components by which the laminating was carried out has preferably the tunnel insulating layer arranged between the fixing layer to which the magnetization direction was fixed, the recording layer from which the magnetization direction changes with external magnetic fields, and a fixing layer and a recording layer. Thus, since the resistance of a tunnel magneto-resistive effect component is changed by changing the magnetization direction of the recording layer to the magnetization direction of a fixing layer, and making the mutual magnetization direction parallel and anti-parallel, based on this resistance value change, writing and read-out of storage can be performed.

[0109] The 1st wiring consists of thickness which is extent in which the recording layer of the tunnel magneto-resistive effect component preferably arranged on both sides of the 1st wiring at one side in the above-mentioned magnetic storage and the recording layer of the tunnel magneto-resistive effect component arranged at the other side carry out antiferromagnetism association. Thereby, if only one of recording layers is magnetized, the recording layer of another side will also be magnetized by one magnetization direction and reverse sense of a recording layer by antiferromagnetism association.

[0110] In the above-mentioned magnetic storage, the recording layer of the tunnel magneto-resistive effect component arranged on both sides of the 1st wiring at one side and the recording layer of the tunnel magneto-resistive effect component arranged at the other side are preferably magnetized by the reverse sense mutually. Thereby, if only one of recording layers is magnetized, the recording layer of another side will also be magnetized by one magnetization direction and reverse sense of a recording layer by antiferromagnetism association.

[0111] In the above-mentioned magnetic storage, a fixing layer has the laminated structure of a ferromagnetic layer and an antiferromagnetism layer preferably. Thereby, the magnetization direction of a fixing layer is fixable.

[0112] In the above-mentioned magnetic storage, it has preferably the 1st a little more than magnetic layer and the 2nd a little more than magnetic layer which carried out antiferromagnetism association mutually on both sides of the non-magnetic layer. Thereby, the magnetic direction of a fixing layer is fixable.

[0113] In the above-mentioned magnetic storage, the 1st a little more than magnetic layer and the 2nd a little more than magnetic layer of each other are preferably magnetized by the reverse sense. Thereby, the magnetization direction of a fixing layer is fixable.

[0114] In the above-mentioned magnetic storage, it has further preferably the 1st diode arranged between the tunnel magneto-resistive effect components and the 1st bit wiring which have been arranged at the one side of the 1st wiring, and the 2nd diode arranged between the tunnel magneto-resistive effect components and the 2nd bit wiring which have been arranged at the other side of the 1st wiring. Since it is controllable a flow and un-flowing, based on this, store and read-out of data can be performed. [ of the diode connected to this tunnel magneto-resistive effect component by changing the resistance of a tunnel magneto-resistive effect component ]

[0115] In the above-mentioned magnetic storage, preferably, it has further the transistor electrically connected to each of the 1st and 2nd bit wiring so that a current may not flow to each of the 1st and 2nd bit wiring in the case of the store of data and it may be controllable. Thereby, it can prevent with a transistor that a current flows to each bit line at the time of the store of data.

[Brief Description of the Drawings]

[Drawing 1] It is the circuit diagram of the magnetic storage in the gestalt 1 of operation of this invention.

[Drawing 2] It is the perspective view showing the configuration of the magnetic storage of <u>drawing 1</u> roughly.

[Drawing 3] It is the sectional view showing roughly the configuration of one memory cell of the magnetic storage shown in drawing 2.

[Drawing 4] It is an outline perspective view for explaining signs that data are written in one memory cell.

[Drawing 5] It is an outline perspective view for explaining signs that use a word line and a bit line for one memory cell, and data are written in.

[Drawing 6] It is drawing 1 for explaining the magnetization by the synthetic magnetic field.

[Drawing 7] It is drawing 2 for explaining the magnetization by the synthetic magnetic field.

[Drawing 8] It is the sectional view showing roughly the configuration of one memory cell of the magnetic storage in the gestalt 2 of operation of this invention.

[Drawing 9] It is the sectional view showing roughly the configuration of one memory cell of the magnetic storage in the gestalt 3 of operation of this invention.

[Drawing 10] It is the sectional view showing roughly the configuration of one memory cell of the magnetic storage in the gestalt 4 of operation of this invention.

[Drawing 11] It is the circuit diagram of the magnetic storage in the gestalt 5 of operation of this invention.

[Drawing 12] It is the perspective view showing roughly the configuration of the magnetic storage shown in drawing 11.

[Drawing 13] It is the sectional view showing roughly the configuration of one memory cell of the magnetic storage shown in drawing 12.

<u>[Drawing 14]</u> It is an outline perspective view for explaining signs that use a word line and a digit line for one memory cell, and data are written in.

[Drawing 15] It is the outline sectional view showing the configuration which added the digit line and the transistor to the configuration of drawing 8.

[Drawing 16] It is the outline sectional view showing the configuration which added the digit line and the transistor to the configuration of drawing  $\underline{9}$ .

[Drawing 17] It is the outline sectional view showing the configuration

which added the digit line and the transistor to the configuration of drawing 10 .

[Drawing 18] It is the circuit diagram of the magnetic storage in the gestalt 6 of operation of this invention.

[Drawing 19] It is the sectional view showing roughly the configuration of one memory cell of the magnetic storage shown in <u>drawing 18</u>.

[Drawing 20] It is the sectional view showing roughly the configuration which added diode to the configuration of drawing 8.

[Drawing 21] It is the sectional view showing roughly the configuration which added diode to the configuration of  $\underline{\text{drawing }9}$ .

[Drawing 22] It is the sectional view showing roughly the configuration which added diode to the configuration of drawing 10.

[Drawing 23] It is the circuit diagram of the magnetic storage in the gestalt 7 of operation of this invention.

[Drawing 24] It is the sectional view showing roughly the configuration of one memory cell of the magnetic storage shown in  $\underline{\text{drawing }23}$ .

[Drawing 25] It is the sectional view showing roughly the configuration which added the digit line and the transistor to the configuration of drawing 20.

[Drawing 26] It is the sectional view showing roughly the configuration which added the digit line and the transistor to the configuration of drawing 21.

 $[\underline{\text{Drawing }27}]$  It is the outline sectional view showing the configuration which added the digit line and the transistor to the configuration of  $\underline{\text{drawing }22}$ .

[Drawing 28] It is the circuit diagram of the conventional magnetic storage.

[Drawing 29] It is the circuit diagram of the conventional magnetic storage which performs actuation detection.

[Description of Notations]

la, 1b A tunnel magneto-resistive effect component, 2a, 2b Bit line, 3 A word line, 4 Amplifier, 5, 8a, 8b, 10 Transistor, 9 A digit line, 11a, 11b A fixing layer, 11c, 11e A ferromagnetic layer, 11d A non-magnetic layer, 12a, 12b Tunnel insulating layer, 13a, 13b A recording layer, 21 A conductive layer, 22 A wiring layer, 31a, 31b, 31a Diode, 32a n mold field, 32b p mold field.

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2003-229543 (P2003-229543A)

(43)公開日 平成15年8月15日(2003.8.15)


(51) Int.Cl. <sup>7</sup>	識別記号	F I	テーマコード(参考)
H01L 27/10	95	G11C 11/14	A 5F083
G11C 11/14	Į.	11/15	
11/15	<b>3</b>	H01L 43/08	Z
H01L 43/08	l .	27/10	447
		審查請求未請求請求	対項の数12 OL (全 17 頁)
(21)出願番号	特願2002-26909(P2002-26909)	(71)出願人 000006013	
		三菱電機株式	会社
(22)出願日	平成14年2月4日(2002.2.4)	東京都千代田区丸の内二丁目2番3号	
		(71)出願人 501367303	
		猪俣 浩一郎	
		宮城県仙台市	青葉区栗生1丁目7番地の12
		(72)発明者 長永 隆志	
		東京都千代田	区丸の内二丁目2番3号 三
		菱電機株式会	社内
		(74)代理人 100064746	
		弁理士 深見	. 久郎 (外4名)
			最終頁に続く

## (54) 【発明の名称】 磁気記憶装置

## (57)【要約】

【課題】 十分なS/N比と微細なセル面積との双方を 両立できる磁気記憶装置を提供する。

【解決手段】 本発明の磁気記憶装置は、トンネル磁気 抵抗効果によりデータを記憶するものであって、作動検 出可能なように積層された少なくとも2つのトンネル磁 気抵抗効果素子1a、1bを備えている。この2つのト ンネル磁気抵抗効果素子1a、1bの各々は、たとえば ワード線3を挟んで積層されている。



#### 【特許請求の範囲】

【請求項1】 トンネル磁気抵抗効果によりデータを記憶する磁気記憶装置であって、

作動検出可能なように積層された少なくとも2つのトンネル磁気抵抗効果素子を備えた、磁気記憶装置。

【請求項2】 積層された2つの前記トンネル磁気抵抗効果素子の間に延び、かつ2つの前記トンネル磁気抵抗効果素子の双方に電気的に接続された第1配線をさらに備えたことを特徴とする、請求項1に記載の磁気記憶装置。

【請求項3】 積層された2つの前記トンネル磁気抵抗効果素子の近傍で前記第1配線に交差する方向に延びる第2配線をさらに備えたことを特徴とする、請求項2に記載の磁気記憶装置。

【請求項4】 前記第1配線の一方側に配置された前記 トンネル磁気抵抗効果素子に電気的に接続された第1ビ ット配線と、

前記第1配線の他方側に配置された前記トンネル磁気抵抗効果素子に電気的に接続され、かつ前記第1ビット配線に交差する方向に延びる第2ビット配線とをさらに備えたことを特徴とする、請求項2または3に記載の磁気記憶装置。

【請求項5】 積層された2つの前記トンネル磁気抵抗効果素子の各々は、磁化方向が固定された固着層と、外部磁場によって磁化方向が変化する記録層と、前記固着層と前記記録層との間に配置されたトンネル絶縁層とを有することを特徴とする、請求項3に記載の磁気記憶装置。

【請求項6】 前記第1配線を挟んで一方側に配置された前記トンネル磁気抵抗効果素子の前記記録層と他方側に配置された前記トンネル磁気抵抗効果素子の前記記録層とが反強磁性結合する程度の厚みで前記第1配線は構成されていることを特徴とする、請求項5に記載の磁気記憶装置。

【請求項7】 前記第1配線を挟んで一方側に配置された前記トンネル磁気抵抗効果素子の前記記録層と他方側に配置された前記トンネル磁気抵抗効果素子の前記記録層とは互いに逆向きに磁化されていることを特徴とする、請求項6に記載の磁気記憶装置。

【請求項8】 前記固着層が、強磁性層と反強磁性層と の積層構造を有することを特徴とする、請求項5に記載 の磁気記憶装置。

【請求項9】 前記固着層が、非磁性層を挟んで互いに 反強磁性結合した第1強磁性層と第2強磁性層とを有す ることを特徴とする、請求項5に記載の磁気記憶装置。

【請求項10】 前記第1強磁性層と前記第2強磁性層とは互いに逆向きに磁化されていることを特徴とする、 請求項9に記載の磁気記憶装置。

【請求項11】 前記第1配線の一方側に配置された前記トンネル磁気抵抗効果素子と前記第1ビット配線との

間に配置された第1ダイオードと、

前記第1配線の他方側に配置された前記トンネル磁気抵抗効果素子と前記第2ビット配線との間に配置された第2ダイオードとをさらに備えたことを特徴とする、請求項4に記載の磁気記憶装置。

【請求項12】 データの書込の際に前記第1および第2のビット配線の各々に電流が流れないよう制御可能なように、前記第1および第2のビット配線の各々に電気的に接続されたトランジスタをさらに備えたことを特徴とする、請求項4に記載の磁気記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、磁気記憶装置に関し、具体的には、トンネル磁気抵抗効果によりデータを 記憶する磁気記憶装置に関するものである。

[0002]

【従来の技術】磁気抵抗(MR:magnetoresistive)効果は、磁性体に磁界を加えることにより電気抵抗が変化する現象であり、磁界センサや磁気へッドなどに利用されている。近年、非常に大きな磁気抵抗効果を示す巨大磁気抵抗(GMR:giant magnetoresistance)効果材料として、Fe/Cr、Co/Cuなどの人工格子膜などがたとえば以下の文献1および文献2で見出されている。

【OOO3】文献1:D.H. Mosca et al., "Oscillator y interlayer coupling and giantmagnetoresistance in Co/Cu multilayers", Journal of Magnetism and Magnetic Materials 94 (1991) pp.L1-L5

文献 2:S.S.P.Parkin et al., "Oscillatory Magnetic Exchange Coupling through Thin Copper Layers", Physical Review Letters, vol.66, No.16, 22April 199 1, pp. 2152—2155

また、強磁性層間の交換結合作用がなくなる程度に厚い非磁性金属層を持つ強磁性層/非磁性層/強磁性層/反強磁性層/反強磁性層を交換結合させて、その強磁性層の磁気モーメントを固定し、他方の強磁性層のスピンのみを外部磁場で容易に反転できるようにした、いわゆるスピンバルブ膜が知られている。反強磁性体としては、FeMn、IrMn、PtMnなどが用いられている。この場合、2つの強磁性層間の交換結合が弱く小さな磁場でスピンが反転できるので、上記交換結合膜に比べて高感度の磁気抵抗素子を提供できることから、高密度磁気記録用再生ヘッドとして用いられている。上記のスピンバルブ膜は、膜面内方向に電流を流すことで用いられる。

【0004】一方、膜面に対して垂直方向に電流を流す垂直磁気抵抗効果を利用すると、さらに大きな磁気抵抗効果が得られることが、たとえば以下の文献3から知られている。

【0005】文献3:W.P.Pratt et al., "Perpendicul

ar Giant Magnetoresistances of Ag/Co Multilayer s", Physical Review Letters, vol.66, No.23, 10 June 1991, pp.3060-3063

さらには、強磁性層/絶縁層/強磁性層からなる3層膜において、外部磁場によって2つの強磁性層のスピンを互いに平行あるいは反平行にすることにより、膜面垂直方向のトンネル電流の大きさが異なることを利用した、強磁性トンネル接合によるトンネル磁気抵抗効果(TMR: tunneling magneto-resistive)も、たとえば以下の文献4から知られている。

【OOO6】文献4:T. Miyazaki et al., "Giant mag netic tunneling effect in Fe/Al<sub>2</sub>O<sub>3</sub>/Fe junction", Journal of Magnetism and Magnetic Materials 139 (1 995), pp.L231-L241

近年、GMRおよびTMR素子を、不揮発性磁気記憶半 導体装置(MRAM: magnetic random access memor y)に利用することが、たとえば以下の文献5および文 献6にて研究されている。

【OOO7】文献5:S.Tehrani et al., "High densit y submicron magnetoresistive random access memory (invited)", Journal of Applied Physics, vol.85, N o.8,15 April 1999, pp.5822-5827

文献6:S.S.P.Parkin et al., "Exchange-biased magn etic tunnel junctions and application to nonvolatile magnetic random access memory (invited)", Jour nal of Applied Physics, vol.85, No.8, 15 April 1999, pp.5828-5833

この場合、保磁力の異なる2つの強磁性層で非磁性金属層を挟んだ擬スピンバルブ素子や強磁性トンネル効果素子が検討されている。MRAMへ利用する場合にはこれらの素子をマトリックス状に配置し、別に設けた配線に電流を流して磁界を印加し、各素子を構成する2つの磁性層を互いに平行、反平行に制御することにより、

**11″、 "0″ が記録される。読出しはGMRやTMR** 効果を利用して行なわれる。

【0008】MRAMにおいては、GMR効果に対しTMR効果を利用した方が低消費電力であるから、主としてTMR素子を用いることが検討されている。TMR素子を利用したMRAMは、室温でMR変化率が20%以上と大きく、かつトンネル接合における抵抗が大きいので、より大きな出力電圧が得られること、また読出し時にスピン反転をする必要がなく、それだけ小さい電流で読出しが可能であることなどの特徴があり、高速書込み・読出し可能な低消費電力型の不揮発メモリとして期待されている。

【0009】しかし、TMR素子ではバイアス電圧とともにMR変化率が大きく低下し、通常300~400m V程度のバイアス電圧が印加されるとTMR効果は半減する。MRAMは電流駆動型であるので、一定の読出し電流を流して信号電圧を得る方式がとられる。このた め、高速読出しのためにはセンス電流を少なくとも10  $\mu$  A程度にする必要があると予想される。またトンネル磁気抵抗効果素子の接合抵抗の大きさから $300\sim40$   $0\,\mathrm{mV}$ 程度のバイアスが印加されるのは避けられず、バイアス電圧による TMR効果の低下は大きな問題であった。

【0010】上記問題に対しては、強磁性層/絶縁層/ 強磁性層/絶縁層/強磁性層の構成からなる強磁性2重 トンネル接合素子を用いることが、たとえば以下の文献 7にて提案されている。

【OO11】文献7:Y.Saito et al., "Correlation b etween Barrier Width, Barrier Height, and DC Bias Voltage Dependences on the Magnetoresistance Ratio inIr-Mn Exchange Biased Single and Double Tunnel Junctions", Jpn. J. Appl. Phys. Vol.39 (2000) pp. L1035-L1038

#### [0012]

【発明が解決しようとする課題】しかし、前記多重トンネル接合を用いても、従来のMRAMアーキテクチャでは出力電圧はまだ十分ではない。以下、そのことを説明する。

【0013】従来のMRAMアーキテクチャでは、図28に示すように素子選択用トランジスタ106と強磁性トンネル接合素子101とからなるメモリセルが、複数のビット線102と複数のワード線103との各交差部近傍に位置することによりマトリックス状に配置されている。

【0014】素子選択用トランジスタ106のソース/ドレインの一方はビット線102に、他方は強磁性トンネル接合素子101にそれぞれ電気的に接続されている。また素子選択用トランジスタ106のゲートはワード線103に電気的に接続されている。この強磁性トンネル接合素子101の近傍に延在するように、データ書換用のディジット線109が配置されている。

【0015】書込み時には、ディジット線109などに電流が流されることにより磁界が発生され、その磁界により強磁性トンネル接合素子101を構成する2つの磁性層が互いに平行、反平行となるように磁化されて、

"0"、"1"が記録される。

【0016】また読出し時には、所定のワード線103を選択することによりそのワード線103に接続された素子選択用トランジスタ106がオン状態とされる。さらに、所定のビット線102に電流を流すことによってオン状態の素子選択用トランジスタ106に接続された強磁性トンネル接合素子101にトンネル電流が流される。このときの強磁性トンネル接合素子101の抵抗に基づいて記憶状態が判定される。つまり、強磁性トンネル接合素子101は磁化方向が平行では抵抗が小さく、反平行では抵抗が大きいという性質を有するため、この性質を利用して選択メモリセルの出力信号が参照セルの

出力信号より小さいか大きいかで、選択メモリセルの記憶状態  $^{\prime}$ 0 $^{\prime\prime}$ 、 $^{\prime\prime}$ 1 $^{\prime\prime}$  が判定される。

【0017】上記のアーキテクチャでは、上述したように参照セルの出力信号を基準として、その出力信号よりも選択メモリセルの出力信号が小さいか大きいかによって記憶状態が判定される。つまり、強磁性トンネル接合素子101において磁化方向が平行のときの抵抗をRpとし、反平行のときの抵抗をRapとすると、選択メモリセルと参照セルとの抵抗値の差は「Rap-Rp|/2程度であるため、TMR効果に伴う抵抗変化「Rap-Rp|の半分を用いて記憶状態の判定がなされていることになる。

【0018】また上記のアーキテクチャでは、読出し時には選択メモリセルの素子選択用トランジスタ106にも電流を流す必要があり、素子選択用トランジスタ106の特性が一定でない場合、それに起因したノイズが出力電圧に与えられることになる。このため、上記のアーキテクチャでは、信号対雑音比(S/N比)は30dB程度と小さいものであった。

【0019】このS/N比を改善する技術が、たとえば以下の文献8により提案されている。

【OO20】文献8:R. Scheuerlein et al., "A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Ce II", 2000 IEEE International Solid-State Circuits Conference

上記文献8で提案されたアーキテクチャは、図29に示す構成を有している。図29を参照して、このアーキテクチャでは、2つの素子選択用トランジスタ206a、206bと2つの強磁性トンネル接合素子201a、201bとが1ビットとされる。そして、常に2つの強磁性トンネル接合素子201a、201bの一方は平行に、他方は反平行になるように書込みが行なわれ、その記憶状態が作動検出法で読出される。つまり2つの強磁性トンネル接合素子201a、201bの一方の出力信号に対する他方の出力信号の差により記憶状態が判定される。

【0021】このように作動検出法でデータを読出しているため、TMR効果に伴う抵抗変化 | Rap-Rp | の全体を用いて記憶状態の判定がなされていることになる。よって、出力信号の大きさを図28に示すアーキテクチャの場合の2倍以上と大きくでき、S/N比を改善することが可能となる。しかし、2素子で1ビットを構成するため、1ビット当りのセルサイズが大きくなり、大容量のMRAMを実現するにあたって問題となる。

【0022】このように従来提案されてきたMRAMのアーキテクチャにおいては、上述のように十分に高いS/N比と微細なセル面積とを両立することはできなかった。

【0023】それゆえ、本発明の目的は、十分に高いS

/N比と、微細なセル面積とを両立できる磁気記憶装置 を実現することである。

[0024]

【課題を解決するための手段】本発明の磁気記憶装置は、トンネル磁気抵抗効果によりデータを記憶する磁気記憶装置であって、作動検出可能なように積層された少なくとも2つのトンネル磁気抵抗効果素子を備えている。

【0025】本発明の磁気記憶装置によれば、積層された2つのトンネル磁気抵抗効果素子だけで作動検出可能であるため、メモリセルにトランジスタは不要となり、微細なセル面積を実現することができる。また作動検出により記憶データを読出すことができるため、十分なS/N比を得ることができる。よって、十分なS/N比と微細なセル面積との双方を満たす磁気記憶装置を実現することができる。

【0026】上記の磁気記憶装置において好ましくは、 積層された2つトンネル磁気抵抗効果素子の間に延び、 かつ2つのトンネル磁気抵抗効果素子の双方に電気的に 接続された第1配線がさらに備えられている。

【0027】このように第1配線が、積層された2つのトンネル磁気抵抗効果素子の間に延びるように配置されているため、第1配線に電流を流すことにより生ずる磁界で、2つのトンネル磁気抵抗効果素子の各磁性層を互いに逆向きに磁化することができる。これにより、2つのトンネル磁気抵抗効果素子の一方は平行に、他方は反平行に磁化して書込みを行なうことができる。よって、2つのトンネル磁気抵抗効果素子を用いて作動検出法によるデータの読出を行なうことが可能となる。

【0028】上記の磁気記憶装置において好ましくは、 積層された2つのトンネル磁気抵抗効果素子の近傍で第 1配線に交差する方向に延びる第2配線がさらに備えられている。

【0029】この第2配線に電流を流すことで生ずる磁界と、上記の第1配線で生ずる磁界との合成磁界により、容易にトンネル磁気抵抗効果素子を磁化させることができる。

【0030】上記の磁気記憶装置において好ましくは、第1配線の一方側に配置されたトンネル磁気抵抗効果素子に電気的に接続された第1ビット配線と、第1配線の他方側に配置されたトンネル磁気抵抗効果素子に電気的に接続され、かつ第1ビット配線に交差する方向に延びる第2ビット配線とがさらに備えられている。

【0031】このように第1および第2ビット線を互いに交差する方向に延ばすことにより、第1ビット線で生ずる磁界と第2ビット線で生ずる磁界との合成磁界により、容易にトンネル磁気抵抗効果素子を磁化させることができる。また、各トンネル磁気抵抗効果素子にビット線を接続することで、書込み時にメモリセルを選択することが可能となり、かつ読出し時にビット線を介してデ

ータを読出すことができる。

【0032】上記の磁気記憶装置において好ましくは、 積層された2つのトンネル磁気抵抗効果素子の各々は、 磁化方向が固定された固着層と、外部磁場によって磁化 方向が変化する記録層と、固着層と記録層との間に配置 されたトンネル絶縁層とを有する。

【0033】このように固着層の磁化方向に対する記録層の磁化方向を変化させて、互いの磁化方向を平行・反平行にすることにより、トンネル磁気抵抗効果素子の抵抗値が変動するため、この抵抗値の変化に基づいて記憶の書込み・読出しを行なうことができる。

【0034】上記の磁気記憶装置において好ましくは、 第1配線を挟んで一方側に配置されたトンネル磁気抵抗 効果素子の記録層と他方側に配置されたトンネル磁気抵 抗効果素子の記録層とが反強磁性結合する程度の厚みで 第1配線は構成されている。

【0035】これにより、いずれか一方の記録層のみを 磁化すれば、他方の記録層も反強磁性結合により一方の 記録層の磁化方向と逆向きに磁化される。

【0036】上記の磁気記憶装置において好ましくは、第1配線を挟んで一方側に配置されたトンネル磁気抵抗効果素子の記録層と他方側に配置されたトンネル磁気抵抗効果素子の記録層とは互いに逆向きに磁化されている。

【0037】これにより、いずれか一方の記録層のみを 磁化すれば、他方の記録層も反強磁性結合により一方の 記録層の磁化方向と逆向きに磁化される。

【0038】上記の磁気記憶装置において好ましくは、 固着層が、強磁性層と反強磁性層との積層構造を有す る。

【0039】これにより固着層の磁化方向を固定することができる。上記の磁気記憶装置においては好ましくは、非磁性層を挟んで互いに反強磁性結合した第1強磁性層と第2強磁性層とを有する。

【0040】これにより固着層の磁気方向を固定することができる。上記の磁気記憶装置において好ましくは、第1強磁性層と第2強磁性層とは互いに逆向きに磁化されている。

【0041】これにより固着層の磁化方向を固定することができる。上記の磁気記憶装置において好ましくは、第1配線の一方側に配置されたトンネル磁気抵抗効果素子と第1ビット配線との間に配置された第1ダイオードと、第1配線の他方側に配置されたトンネル磁気抵抗効果素子と第2ビット配線との間に配置された第2ダイオードとがさらに備えられている。

【0042】トンネル磁気抵抗効果素子の抵抗値を変えることにより、このトンネル磁気抵抗効果素子に接続されたダイオードの導通・非導通を制御することができるため、これに基づいてデータの書込・読出を行なうことができる。

【0043】上記の磁気記憶装置において好ましくは、 データの書込の際に第1および第2のビット配線の各々 に電流が流れないよう制御可能なように、第1および第 2のビット配線の各々に電気的に接続されたトランジス タがさらに備えられている。

【0044】これにより、データの書込時に各ビット線に電流が流れるのをトランジスタで防止することができる。

#### [0045]

【発明の実施の形態】以下、本発明の実施の形態について図に基づいて説明する。

【0046】(実施の形態1)図1は、本発明の実施の形態1における磁気記憶装置の回路図である。図1を参照して、本実施の形態では、MRAMのメモリセルMCは、互いに直列に接続された2つのトンネル磁気抵抗効果素子1aと1bとを有している。この2つのトンネル磁気抵抗効果素子1aと1bとの間にはワード線3が電気的に接続されている。また、直列に接続された2つのトンネル磁気抵抗効果素子1a、1bの各端部にはそれぞれビット線2a、2bが電気的に接続されている。このようなメモリセルMCが、複数のワード線3と複数のビット線2aとの各交差部付近に位置することでマトリックス状に配置されている。

【0047】ワード線3はトランジスタ5のソース/ドレインのいずれか一方に電気的に接続されている。ビット線2aはトランジスタ8aを介してアンプ4に電気的に接続されており、ビット線2bはトランジスタ8bを介してアンプ4に電気的に接続されている。

【0048】図2は、図1に示す磁気記憶装置の構成を 概略的に示す斜視図である。図2を参照して、ビット線 2 a、2 bは互いに直交する方向に延びており、ワード線3はビット線2 aと2 bとの間でビット線2 bと同じ 方向に延びている。メモリセルMCを構成する2つのトンネル磁気抵抗効果素子1 a、1 bの各々は、互いに積層されており、トンネル磁気抵抗効果素子1 aはビット線2 aとワード線3との間に配置されており、トンネル磁気抵抗効果素子1 bはワード線3とビット線2 bとの間に配置されている。

【0049】図3は、図2に示す磁気記憶装置のうち1つのメモリセルの構成を示す概略断面図である。図3を参照して、トンネル磁気抵抗効果素子1aは、磁化方向が固定された固着層11aと、トンネル絶縁層12aと、外部磁場によって磁化方向が変化する記録層13aとが下から順に積層された構成を有している。

【0050】トンネル磁気抵抗効果素子1bは、外部磁場によって磁化方向が変化する記録層13bと、トンネル絶縁層12bと、磁化方向が固定された固着層11bとが下から順に積層された構成を有している。

【0051】固着層11a、11bの各々は、たとえば 反強磁性層と強磁性層との積層構造とすることにより磁 化方向を固定されている。つまり、反強磁性層が強磁性層のスピンの向きを固定することで、強磁性層の磁化方向が一定に保たれている。この反強磁性層が強磁性層とビット線2aまたは2bとの間に形成されている。この強磁性層はたとえばCoFe層よりなっており、反強磁性層はたとえばIrMn層よりなっている。

【0052】記録層13a、13bの各々は強磁性層よりなっており、たとえばCoFe 層とNiFe 層とOR 層構造よりなっている。トンネル絶縁層12a、12b の各々はたとえばAIO OR 層よりなっている。

【0053】なお、ワード線3は、非磁性層より形成されており、かつ2つの強磁性層(記録層)13aと13bとを互いに反強磁性的に結合しない程度に厚く形成されている。またビット線2a、2bの各々は、たとえばCu層よりなっている。

【0054】次に、本実施の形態の磁気記憶装置の書込み動作について説明する。図4は、本発明の実施の形態1における磁気記憶装置の1つのメモリセルのデータの書込み動作を説明するための概略斜視図である。図4を参照して、データの書込み時に、ワード線3にたとえば矢印52で示す方向に電流が流される。これにより、右ネジの法則にしたがって、ワード線3を取巻く矢印B1方向に磁界が生じる。この磁界により、ワード線3の下に位置する記録層13bは矢印53bで示す方向に磁化する。

【0055】一方、固着層11aおよび11bの各々は予め矢印57a方向、矢印57b方向に磁化されている。このため、トンネル磁気抵抗効果素子1aにおいては固着層11aと記録層13aとの各磁化方向は平行となるのに対し、トンネル磁気抵抗効果素子1bにおいては固着層11bと記録層13bとの各磁化方向は反平行となる。この状態が図3で示すようにたとえば"0"の記憶状態とされる。

【0056】また、ワード線3に矢印52とは逆側に電流を流した場合には、ワード線3を取巻くように発生する磁界の向きは矢印B1とは逆回転方向となる。よってこの場合には記録層13aは矢印53Aとは逆方向に磁化し、記録層13bも矢印53bとは逆方向に磁化する。この場合には、トンネル磁気抵抗効果素子1aの固着層11aと記録層13aとの磁化方向は互いに反平行となり、トンネル磁気抵抗効果素子1bの固着層11bと記録層13bとの磁化方向は互いに平行となる。この状態が図3で示すようにたとえば"1"の記憶状態とされる。

【0057】 ここで、トンネル磁気抵抗効果素子は、記録層と固着層との各磁化方向が平行の場合には抵抗値が小さくなり、かつ固着層と記録層との各磁化方向が反平行の場合には抵抗値が大きくなるという特性を有している。よって、"0"の記憶状態ではトンネル磁気抵抗効

果素子1bの抵抗値はトンネル磁気抵抗効果素子1aの抵抗値よりも大きくなり、"1"の記憶状態ではトンネル磁気抵抗効果素子1bの抵抗値はトンネル磁気抵抗効果素子1aの抵抗値よりも小さくなる。

【0058】次に、本実施の形態の磁気記憶装置の読出し動作について説明する。図3を参照して、読出し時には、所定のトランジスタ5がオンされて、そのオン状態のトランジスタ5に接続されたワード線3が選択される。これにより、選択されたワード線3に接続されたトンネル磁気抵抗効果素子1a、1bの各々にワード線3からトンネル電流が流される。その際の各トンネル電流が流される。その際の各トンネル電流あるいは各負荷電圧がビット線2a、2bとトランジスタ8a、8bとを経由してアンプ4に入力される。そして、2つのトンネル磁気抵抗効果素子1a、1bの一方のトンネル電流あるいは負荷電圧に対して他方のトンネル電流あるいは負荷電圧に対して他方のトンネル電流あるいは負荷電圧が高いか、低いかにより作動方式で記憶状態が判定される。

【0059】具体的に信号電圧によって記憶状態を判定する場合には、トンネル磁気抵抗効果素子1a、1bのうち磁化方向が平行となっている側の抵抗をRpとし、反平行となっている側の抵抗をRapとし、トンネル電流をIdとすると、記憶状態の"1"、"0"に対応して信号電圧は $\Delta V$ (= (Rap-Rp) Id)、 $-\Delta V$ となる。

【0060】本実施の形態では、作動方式で記憶状態を 読出しているため、TMR効果に伴う抵抗変化 | Rap -Rp | の全体を用いて記憶状態の判定がなされること になる。よって、図28に示すアーキテクチャの場合と 比較して信号電圧は2倍以上大きくなる。さらに、メモ リセルMCには素子選択用トランジスタは含まれていな いため、そのトランジスタによるノイズの影響を受けな い。このため、図28に示すアーキテクチャの場合と比 較して、S/N比は10倍以上大きくなる。

【0061】また本実施の形態のメモリセルMCでは、図29に示すアーキテクチャのような素子選択用トランジスタは不要であり、また図28に示すアーキテクチャのような参照セルも不要であり、さらに2つのトンネル磁気抵抗効果素子1a、1bを積層して形成することができるため、図28、29に示すアーキテクチャよりもセル面積を微細化することができる。

【0062】以上より、本実施の形態では、十分に高い S/N比と微細なセル面積との双方を両立することができる。

【0063】なお上記においては、ワード線3により生ずる磁場のみで記録層を磁化する方式について説明したが、ワード線3で生ずる磁場とビット線2aで生ずる磁場との合成磁場によって記録層13a、13bが磁化されてもよい。以下、その方式について説明する。

【0064】図5は、1つのメモリセルMCにワード線とビット線とを用いてデータを書込む様子を説明するた

めの概略斜視図である。図5を参照して、まず、互いに 直交する方向に延びるワード線3とビット線2aとに電 流が流される。ワード線3には、たとえば矢印52方向 に電流が流され、それによりワード線3を取巻く矢印B 1方向に磁場が生じる。この磁場により、ワード線3の 下にある記録層13aには矢印53a方向の磁界が印加 され、ワード線3の上にある記録層13bには矢印53 b方向の磁界が印加される。一方、ビット線2aには、 たとえば矢印51方向に電流が流され、それによりビット線2aを取巻く矢印B2方向に磁場が生じる。この磁 場により、ビット線2a上の記録層13a、13bの各 々には、矢印54a、54bの各々で示す同方向の磁界 が印加される。

【0065】図6を参照して、記録層13a、13bのような強磁性層には、結晶構造や形状などにより磁化しやすい方向(エネルギが低い状態)がある。この方向は磁化容易軸(easy axis)と呼ばれる。記憶が保持されている状態では、強磁性層はこの方向に磁化される。これに対し、磁化しにくい方向は、磁化困難軸(hard axis)と呼ばれる。

【0066】磁化の向きを反転させるために必要な磁場の大きさは、曲線56aで示されるアストロイド曲線となる。ここで、記録層13aには矢印53aで示す向きと大きさの磁場と矢印54aで示す向きと大きさの磁場との合成磁場が矢印55aで示す向きと大きさで印加されることになる。この合成磁場の大きさは曲線56aで表わされるしきい値を超えているために、記録層13aは磁化容易軸方向の図中+Hで示す方向に磁化することになる。

【0067】図7を参照して、一方、記録層13bには 矢印53bで示す向きと大きさの磁場と矢印54bで示 す向きと大きさの磁場との合成磁場が矢印55bで示す 向きと大きさで印加されることになる。この合成磁場の 大きさも曲線56bで表わされるしきい値を超えている ため、記録層13bは磁化容易軸方向の図中-Hで示す 方向に磁化することになる。

【0068】このようにワード線3とビット線2aとにより書込む方式においても、ワード線3単独で書込む方式と同様、ワード線3の下にある記録層13aと上にある記録層13bとを互いに逆向きに磁化することができるため、同様に作動検出を行なうことができる。

【0069】また、ワード線3とビット線2aとにより 書込む方式では、ワード線3単独で書込む方式よりも小 さな電流値で記録層13a、13bの各々を磁化でき、 かつワード線3とビット線2aとの通電により所定のア ドレスにあるメモリセルMCを選択して記憶させること が可能となる。

【0070】(実施の形態2)図8は、本発明の実施の 形態2における磁気記憶装置の1つのメモリセルMCの 構成を概略的に示す断面図である。図8を参照して、本 実施の形態の構成は、図3に示す実施の形態1の構成と比較して、固着層11aが強磁性層11cと非磁性層11dと強磁性層11eとの多層構造より構成されている点と、記録層13aと13bとが同じ方向に磁化している点とにおいて異なる。

【0071】固着層11aは、強磁性層11cと非磁性層11dと強磁性層11eとが下から順に積層された積層構造を有している。これらの強磁性層11cと11eとは、互いに反強磁性的に結合することにより、互いに逆向きに磁化された状態で固定されている。

【0072】なお、これ以外の構成については上述した 実施の形態1の構成とほぼ同じであるため、同一の部材 については同一の符号を付し、その説明を省略する。

【0073】本実施の形態の書込み時には、ワード線3に接続されたトランジスタ5をオフ状態にしておき、互いに直交する2本のビット線2a、2bの各々に電流が流される。これにより、ビット線2aで生じた磁場とビット線2bで生じた磁場との合成磁場により図6および図7で説明した原理と同様の原理に基づき、記録層13a、13bの各々は互いに同じ方向に磁化される。この磁化により、トンネル磁気抵抗効果素子1a、1bの一方の固着層と記録層との磁化方向は互いに反平行となり、他方の固着層と記録層との磁化方向は互いに反平行となる。したがって、実施の形態1と同様、作動方式の読出しが可能となる。

【0074】(実施の形態3)図9は、本発明の実施の 形態3における磁気記憶装置の1つのメモリセルの構成 を概略的に示す断面図である。図9を参照して、本実施 の形態の構成は、図8に示す実施の形態2の構成と比較 して、記録層13a、13bの間に延びる配線層22を ワード線3とは別の層で構成し、この配線層22とワー ド線3とを導電層21で電気的に接続した点において異

【0075】なお、これ以外の構成については上述した 実施の形態2の構成とほぼ同じであるため、同一の部材 については同一の符号を付し、その説明を省略する。

【0076】本実施の形態では、配線層22をワード線3とは別の層で構成しているため、記録層13a、13bの間に延びる配線層22の膜厚を薄くすることができる。

【0077】本実施の形態の書込み時には、ワード線3に接続されたトランジスタ5をオフ状態にしておき、互いに直交する2本のビット線2a、2bの各々に電流が流される。これにより、ビット線2aで生じた磁場とビット線2bで生じた磁場との合成磁場により図6および図7で説明した原理と同様の原理に基づき、記録層13a、13bの各々は互いに同じ方向に磁化される。この磁化により、トンネル磁気抵抗効果素子1a、1bの一方の固着層と記録層との磁化方向は互いに平行となり、他方の固着層と記録層との磁化方向は互いに反平行とな

る。したがって、実施の形態 1 と同様、作動方式の読出 しが可能となる。

【0078】(実施の形態4)図10は、本発明の実施の形態4における磁気記憶装置の1つのメモリセルの構成を概略的に示す断面図である。図10を参照して、本実施の形態の構成は、図9に示す実施の形態3の構成と比較して、記録層13a、13bが互いに反強磁性的に結合している点と、記録層13aと13bとのいずれか一方が他方よりも磁化しやすい構成を有している点と、固着層11aが反強磁性層と強磁性層との積層構造により磁化方向が固定されている点とにおいて異なる。

【0079】なお、これ以外の構成については、上述した実施の形態3の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。

【0080】本実施の形態では、記録層13a、13b を互いに反強磁性的に結合できる程度に配線層22の膜厚が薄く設定されている。これにより、配線層22の配線抵抗が高くなるおそれがあるため、それを防止すべく配線層22とワード線3とを別の層で設け、ワード線3の膜厚を厚くすることにより配線抵抗の低減が図られている。

【0081】また、記録層13a、13bのいずれか一方が、他方よりも磁化しやすい構成(たとえば膜厚が異なる、または材質が異なる)とされている。これにより、書込み時においてビット線2a、2bに通電した場合に、記録層13a、13bのうち磁化しやすい一方が先に所定方向に磁化し、磁化しにくい他方が一方とは逆側に磁化することになる。

【0082】本実施の形態の書込時には、ワード線3に接続されたトランジスタ5をオフ状態にしておき、互いに直交する2本のビット線2a、2bの各々に電流が流される。これにより、ビット線2aで生じた磁場とビット線2bで生じた磁場との合成磁場により図6および図7で説明した原理と同様の原理に基づき、記録層13a、13bのうち磁化しやすい一方が先に所定方向に磁化し、磁化しにくい他方が一方とは逆側に磁化することになる。この磁化により、トンネル磁気抵抗効果素子1a、1bの一方の固着層と記録層との磁化方向は互いに平行となり、他方の固着層と記録層との磁化方向は互いに反平行となる。したがって、実施の形態1と同様、作動方式の読出しが可能となる。

【0083】(実施の形態5)図11は、本発明の実施の形態5における磁気記憶装置の回路図である。図11を参照して、本実施の形態の構成は、図1に示す実施の形態1の構成と比較して、メモリセルMCを構成する2つのトンネル磁気抵抗効果素子1a、1bの近傍に延在するデータ書込用配線となるディジット線9と、そのディジット線9に電気的に接続されたトランジスタ10とをさらに備えた点において異なる。

【0084】図12は、図11に示す磁気記憶装置の構

成を概略的に示す斜視図であり、図13は図12に示す 磁気記憶装置の1つのメモリセルの構成を概略的に示す 断面図である。図12および図13を参照して、上述の ディジット線9は、たとえば積層された2つのトンネル 磁気抵抗効果素子1a、1bの上層に絶縁層を挟んでビット線2aと同じ方向に延在している。

【0085】なお、これ以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。

【0086】図14は、本発明の実施の形態5における磁気記憶装置の1つのメモリセルのデータの書込み動作を説明するための概略斜視図である。図14を参照して、互いに直交する方向に延びるワード線3とディジット線9とに電流が流される。ワード線3には、たとえば矢印52方向に電流が流され、それによりワード線3を取巻く矢印B1方向に磁場が生じる。この磁場により、ワード線3の下にある記録層13aには矢印53a方向の磁界が印加される。一方、ディジット線9には、たとえば矢印55方向に電流が流され、それによりディジット線9を取巻く矢印B3方向に磁場が生じる。この磁場により、ディジット線9下の記録層13a、13bの各々には、矢印58a、58bの各々で示す同方向の磁界が印加される。

【0087】ここで、記録層13aには矢印53aで示す向きの磁場と矢印58aで示す向きの磁場との合成磁場が印加されることになる。また、記録層13bには矢印53bで示す向きの磁場と矢印54bで示す向きの磁場との合成磁場が印加されることになる。これらの合成磁場により図6および図7で説明した原理と同様の原理に基づき、トンネル磁気抵抗効果素子1a、1bの一方の固着層と記録層との磁化方向は互いに平行となり、他方の固着層と記録層との磁化方向は互いに反平行となる。したがって、実施の形態1と同様、作動方式の読出しが可能となる。

【0088】なお、図8~図10に示す各構成も、ディジット線9およびそれに接続されたトランジスタ10を追加して図15~図17に示す構成とされてもよい。図15~図17に示す各構成では、書込み時にビット線2aとディジット線9とに電流が流されて、記録層が所定方向に磁化される。これ以外の書込み、読出し動作については図8~図10の動作とほぼ同じであるため、その説明を省略する。

【0089】(実施の形態6)図18は、本発明の実施の形態6における磁気記憶装置の回路図である。図18を参照して、本実施の形態の構成は、図1に示す実施の形態1の構成と比較して、トンネル磁気抵抗効果素子1aとビット線2aとの間およびトンネル磁気抵抗効果素子1bとビット線2bとの間に各々、ダイオード31a、31bの各々が設けられた点において異なる。

【0090】図19は図18に示す磁気記憶装置の1つのメモリセルの構成を概略的に示す断面図である。図19を参照して、ダイオード31aは、ビット線2a上に形成されたn型領域32aと、そのn型領域32aとpn接合をなすp型領域33aとを有している。またダイオード31bは、固着層11b上に形成されたp型領域33bと、そのp型領域33bとpn接合をなすn型領域32bとを有している。

【0091】なお、これ以外の構成については上述した 実施の形態1の構成とほぼ同じであるため、同一の部材 については同一の符号を付し、その説明を省略する。

【0092】本実施の形態の磁気記憶装置は、読出し動作において実施の形態1と異なる。図18を参照して、読出し時には選択されたワード線3に読出し電流を流すことにより、そのワード線3に接続された2つのトンネル磁気抵抗効果素子1a、1bにトンネル電流が流される。ここで、2つのトンネル磁気抵抗効果素子1a、1bは一方が平行に、他方が反平行に磁化されているため、一方と他方との抵抗が異なる。このため、抵抗の低い側のトンネル磁気抵抗効果素子に接続されたダイオードは順方向電圧(順バイアス)以上の電圧が印加されるため導通状態となる。しかし、抵抗の高い側のトンネル磁気抵抗効果素子に接続されたダイオードは順方向電圧よりも小さい電圧しか印加されないため非導通状態となる。この導通・非導通の状態を読取ることにより差動方式でその記憶状態が判定される。

【0093】なお図8~図10に示す構成においてもダイオード31a、31bが追加されて図20~図22に示す構成とされてもよい。この場合も上記と同様にして、導通・非導通の状態を読取ることにより差動方式でその記憶状態が判定される。

【0094】(実施の形態7)図23は本発明の実施の形態7における磁気記憶装置を示す回路図であり、図24は図23に示す磁気記憶装置の1つのメモリセルの構成を概略的に示す断面図である。図23および図24を参照して、本実施の形態の構成は、図18および図19に示す実施の形態6の構成と比較して、メモリセルMCを構成する2つのトンネル磁気抵抗効果素子1a、1bの近傍に延在するディジット線9とそのディジット線9に電気的に接続されたトランジスタ10とを追加した点において異なる。このディジット線9とトランジスタ10との構成は、実施の形態5で説明した構成とほぼ同じである。

【0095】なお、これ以外の構成ついては上述した実施の形態6の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。

【0096】また、図20~図22の構成に、ディジット線9およびトランジスタ10を追加することにより、図25~図27に示す構成とされてもよい。

【0097】これらの図24~図27に示す構成におい

ても、実施の形態6と同様、読出し時に導通・非導通の 状態を読取ることにより差動方式でその記憶状態が判定 される。

【0098】上述した実施の形態1~7においては、読出し感度を大きくするためにトンネル磁気抵抗効果の大きい材料を用いることが望ましく、したがって各磁性膜はCo、Fe、Co-Fe合金、Co-Ni合金、Co-Fe-Ni合金、Fe-Ni合金などの磁性体、およびNiMnSb、Co2MnGeなどのハーフメタルなどを用いることができる。ハーフメタルは一方のスピンバンドにエネルギギャップが存在するので、これを用いるとより大きな磁気抵抗効果を得ることができ、結果として大きな信号出力が得られる。

【0099】反強磁性体としてはFeMn、IrMn、PtMnなど、通常のスピンバルブGMRで得られているものを使用することができる。絶縁膜としては、 $AI2O_3$ 、 $Ta_2O_5$ 、 $SiO_2$ 、MgOなどを用いることができる。これらの膜厚の好ましい範囲は $0.5\sim3$  nmである。

【0100】このような磁気素子用薄膜は分子線エピタキシ(MBE: Molecular Beam Epitaxy)法、各種スパッタ法、化学気相成長(CVD: Chemical Vapor Deposition)法、蒸着法など通常の薄膜形成装置を用いて作製することができる。

【0101】また上記においてはMRAMの半導体装置については説明したが、本発明は半導体装置に限定されるものではなく、広く磁気記憶装置に適用することが可能である。

【0102】また、上記のMRAMにおいては、2つのトンネル磁気抵抗効果素子1a、1bからなるメモリセルMCについて説明したが、メモリセルMCには2つ以上のトンネル磁気抵抗効果素子が含まれていてもよく、それらのメモリセルMCは互いに積層されていてもよい。

【0103】今回開示された実施の形態はすべての点で 例示であって制限的なものではないと考えられるべきで ある。本発明の範囲は上記した説明ではなくて特許請求 の範囲によって示され、特許請求の範囲と均等の意味お よび範囲内でのすべての変更が含まれることが意図され る。

# [0104]

【発明の効果】以上説明したように本発明の磁気記憶装置によれば、積層された2つのトンネル磁気抵抗効果素子だけで作動検出可能であるため、メモリセルにトランジスタは不要となり、微細なセル面積を実現することができる。また作動検出により記憶データを読出すことができるため、十分なS/N比を得ることができる。よって、十分なS/N比と微細なセル面積との双方を満たす磁気記憶装置を実現することができる。

【0105】上記の磁気記憶装置において好ましくは、

積層された2つトンネル磁気抵抗効果素子の間に延び、かつ2つのトンネル磁気抵抗効果素子の双方に電気的に接続された第1配線がさらに備えられている。このように第1配線が、積層された2つのトンネル磁気抵抗効果素子の間に延びるように配置されているため、第1配線に電流を流すことにより生ずる磁界で、2つのトンネル磁気抵抗効果素子の各磁性層を互いに逆向きに磁化することができる。これにより、2つのトンネル磁気抵抗効果素子の一方は平行に、他方は反平行に磁化して書込みを行なうことができる。よって、2つのトンネル磁気抵抗効果素子を用いて作動検出法によるデータの読出を行なうことが可能となる。

【0106】上記の磁気記憶装置において好ましくは、 積層された2つのトンネル磁気抵抗効果素子の近傍で第 1配線に交差する方向に延びる第2配線がさらに備えられている。この第2配線に電流を流すことで生ずる磁界と、上記の第1配線で生ずる磁界との合成磁界により、 容易にトンネル磁気抵抗効果素子を磁化させることができる。

【0107】上記の磁気記憶装置において好ましくは、第1配線の一方側に配置されたトンネル磁気抵抗効果素子に電気的に接続された第1ビット配線と、第1配線の他方側に配置されたトンネル磁気抵抗効果素子に電気的に接続され、かつ第1ビット配線に交差する方向に延びる第2ビット配線とがさらに備えられている。このように第1および第2ビット線を互いに交差する方向に延ばすことにより、第1ビット線で生ずる磁界と第2ビット線で生ずる磁界との合成磁界により、容易にトンネル磁気抵抗効果素子を磁化させることができる。また、各トンネル磁気抵抗効果素子にビット線を接続することで、書込み時にメモリセルを選択することが可能となり、かつ読出し時にビット線を介してデータを読出すことができる。

【0108】上記の磁気記憶装置において好ましくは、 積層された2つのトンネル磁気抵抗効果素子の各々は、 磁化方向が固定された固着層と、外部磁場によって磁化 方向が変化する記録層と、固着層と記録層との間に配置 されたトンネル絶縁層とを有する。このように固着層の 磁化方向に対する記録層の磁化方向を変化させて、互い の磁化方向を平行・反平行にすることにより、トンネル 磁気抵抗効果素子の抵抗値が変動するため、この抵抗値 の変化に基づいて記憶の書込み・読出しを行なうことが できる。

【0109】上記の磁気記憶装置において好ましくは、第1配線を挟んで一方側に配置されたトンネル磁気抵抗効果素子の記録層と他方側に配置されたトンネル磁気抵抗効果素子の記録層とが反強磁性結合する程度の厚みで第1配線は構成されている。これにより、いずれか一方の記録層のみを磁化すれば、他方の記録層も反強磁性結合により一方の記録層の磁化方向と逆向きに磁化され

る。

【0110】上記の磁気記憶装置において好ましくは、第1配線を挟んで一方側に配置されたトンネル磁気抵抗効果素子の記録層と他方側に配置されたトンネル磁気抵抗効果素子の記録層とは互いに逆向きに磁化されている。これにより、いずれか一方の記録層のみを磁化すれば、他方の記録層も反強磁性結合により一方の記録層の磁化方向と逆向きに磁化される。

【0111】上記の磁気記憶装置において好ましくは、 固着層が、強磁性層と反強磁性層との積層構造を有す る。これにより固着層の磁化方向を固定することができ る。

【0112】上記の磁気記憶装置においては好ましくは、非磁性層を挟んで互いに反強磁性結合した第1強磁性層と第2強磁性層とを有する。これにより固着層の磁気方向を固定することができる。

【0113】上記の磁気記憶装置において好ましくは、 第1強磁性層と第2強磁性層とは互いに逆向きに磁化されている。これにより固着層の磁化方向を固定することができる。

【0114】上記の磁気記憶装置において好ましくは、第1配線の一方側に配置されたトンネル磁気抵抗効果素子と第1ビット配線との間に配置された第1ダイオードと、第1配線の他方側に配置されたトンネル磁気抵抗効果素子と第2ビット配線との間に配置された第2ダイオードとがさらに備えられている。トンネル磁気抵抗効果素子の抵抗値を変えることにより、このトンネル磁気抵抗効果素子に接続されたダイオードの導通・非導通を制御することができるため、これに基づいてデータの書込・読出を行なうことができる。

【0115】上記の磁気記憶装置において好ましくは、データの書込の際に第1および第2のビット配線の各々に電流が流れないよう制御可能なように、第1および第2のビット配線の各々に電気的に接続されたトランジスタがさらに備えられている。これにより、データの書込時に各ビット線に電流が流れるのをトランジスタで防止することができる。

#### 【図面の簡単な説明】

【図1】 本発明の実施の形態1における磁気記憶装置の回路図である。

【図2】 図1の磁気記憶装置の構成を概略的に示す斜 視図である。

【図3】 図2に示す磁気記憶装置の1つのメモリセル の構成を概略的に示す断面図である。

【図4】 1つのメモリセルにデータを書込む様子を説明するための概略斜視図である。

【図5】 1つのメモリセルにワード線とビット線とを 用いてデータを書込む様子を説明するための概略斜視図 である。

【図6】 合成磁場による磁化を説明するための第1の

図である。

【図7】 合成磁場による磁化を説明するための第2の 図である。

【図8】 本発明の実施の形態2における磁気記憶装置の1つのメモリセルの構成を概略的に示す断面図である。

【図9】 本発明の実施の形態3における磁気記憶装置の1つのメモリセルの構成を概略的に示す断面図である。

【図10】 本発明の実施の形態4における磁気記憶装置の1つのメモリセルの構成を概略的に示す断面図である。

【図11】 本発明の実施の形態5における磁気記憶装置の回路図である。

【図12】 図11に示す磁気記憶装置の構成を概略的 に示す斜視図である。

【図13】 図12に示す磁気記憶装置の1つのメモリセルの構成を概略的に示す断面図である。

【図14】 1つのメモリセルにワード線とディジット線とを用いてデータを書込む様子を説明するための概略斜視図である。

【図15】 図8の構成にディジット線とトランジスタ を追加した構成を示す概略断面図である。

【図16】 図9の構成にディジット線とトランジスタ を追加した構成を示す概略断面図である。

【図17】 図10の構成にディジット線とトランジスタを追加した構成を示す概略断面図である。

【図18】 本発明の実施の形態6における磁気記憶装置の回路図である。

【図19】 図18に示す磁気記憶装置の1つのメモリ

セルの構成を概略的に示す断面図である。

【図20】 図8の構成にダイオードを追加した構成を 概略的に示す断面図である。

【図21】 図9の構成にダイオードを追加した構成を 概略的に示す断面図である。

【図22】 図10の構成にダイオードを追加した構成を概略的に示す断面図である。

【図23】 本発明の実施の形態7における磁気記憶装置の回路図である。

【図24】 図23に示す磁気記憶装置の1つのメモリセルの構成を概略的に示す断面図である。

【図25】 図20の構成にディジット線とトランジスタを追加した構成を概略的に示す断面図である。

【図26】 図21の構成にディジット線とトランジスタを追加した構成を概略的に示す断面図である。

【図27】 図22の構成にディジット線とトランジスタを追加した構成を示す概略断面図である。


【図28】 従来の磁気記憶装置の回路図である。


【図29】 作動検出を行なう従来の磁気記憶装置の回路図である。

#### 【符号の説明】


1a, 1b トンネル磁気抵抗効果素子、2a, 2b ビット線、3 ワード線、4 アンプ、5, 8a, 8b, 10 トランジスタ、9 ディジット線、11a, 11b 固着層、11c, 11e 強磁性層、11d 非磁性層、12a, 12b トンネル絶縁層、13a, 13b 記録層、21 導電層、22 配線層、31a, 31b, 31a ダイオード、32a n型領域、32b p型領域。














【図11】




【図9】




【図13】




【図14】




【図15】




【図12】




【図16】




【図17】




【図19】




【図20】




【図18】




【図21】





【図23】





【図22】












【図28】



# フロントページの続き

(72)発明者 黒岩 丈晴

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 高田 裕

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 猪俣 浩一郎

宮城県仙台市青葉区栗生1丁目7番地の12

Fターム(参考) 5F083 FZ10 GA09 GA11 JA37 KA01

KA05 LA03 LA12 LA16 MA06

MA16